[发明专利]低局放值的单匝结构互感器及制作方法

说明书

技术领域

本发明涉及的是一种低局放值的单匝结构互感器及制作方法，属于互感器技术领域。

背景技术

在互感器生产和使用过程中，局放的好坏不仅反应了互感器内在品质的优劣，更牵涉到互感器的使用寿命，所以互感器局放问题一直是互感器生产厂家和用户比较关注的问题。随着技术的发展，不少互感器都能够达到较低的局放值，但是仍有一些结构的互感器局放值存在一定的问题，如一些单匝结构的互感器在进行局放高点试验时局放值偏高，不能够满足用户要求，有时甚至会因为不能满足国标而报废，不仅浪费了材料，同时使产品的交货期也得不到保证。

现有单匝互感器结构，该种结构仅对互感器一次端子（由P1端子3、P2端子7构成）和导电杆4构成的一次绕组做电场均匀包覆，P1出线端子3和P2出线端子7之间未做任何屏蔽或电场处理措施，在高电压作用下，一次绕组将会出现电场分布不均，尤其在两个一次出线端子之间电场随着介质的突变出现较大的畸变，同时也存在尖端等不良情况，在一次端子施加电压时，一次端子附近将会因电场的不均匀和电场的畸变出现电极间放电、沿面放电、尖端放电等多种放电情况。在测试电压状态下测量其局放值时，其视在放电量较大，对互感器进行多次处理后，排除表面等其他因素时仍不能降低其局放值，如图3所示。

发明内容

本发明提出的是一种低局放值的单匝结构互感器及制作方法，其目的旨在克服现有技术所存在的上述缺陷，提高局放的质量，满足用户要求。

本发明的技术解决方案：低局放值的单匝结构互感器，包括半导体皱纹纸2 、P1端子3、导电杆4、互感器线圈6 、P2端子7，其特征是一次端子的下方设有导电杆4，电杆4的内侧设有C形半导体纸板5；C形半导体纸板5通过半导体皱纹纸2固定在导电杆4上；互感器线圈6套入互感器一次绕组中。

其制作方法，包括如下步骤：

（1）制作C型半导体纸板5，包括，

1）先将半导体皱纹纸2以半叠一层的缠绕方式缠绕在硬绝缘纸板1上；

2）缠绕时保证整个硬绝缘纸板1被半导体皱纹纸2覆盖；

3）硬绝缘纸板1的宽度与一次端子宽度一致，制作完成后待用；

4）将互感器P1端子3和P2端子7与导电杆4进行焊接，完成焊接后将互感器线圈6套入互感器一次绕组中；

（2）先用半导体皱纹纸2对一次端子和导电杆4进行整体包覆；

（3）将制作完成后的C型半导体纸板5放置互感器的P1端子3和P2端子7的背面；

（4）用半导体皱纹纸2将C型半导体纸板5与互感器的一次绕组再做整体包覆。

本发明的优点：使整个互感器一次绕组在高电压下形成一个均匀的电场，互感器器身各部位电场场强分布均匀，场强过度平缓，场强无畸变情况。在测试电压状态下测量其局放值时，其视在放电量较小，在高电压状态下能减小互感器内部的局放值。

附图说明

图1是半导体纸板简要制作图；

图2是低局放值的单匝结构互感器的结构示意图；

图3 原有单匝互感器结构示意图。

图中的1是硬绝缘纸板， 2是半导体皱纹纸 ，3是P1端子，4是导电杆，5是C型半导体纸板， 6是互感器线圈 ，7是P2端子 。

具体实施方式

如附图所示，低局放值的单匝结构互感器，包括半导体皱纹纸2 、P1端子3、导电杆4、互感器线圈6 、P2端子7，其特征是一次端子的下方设有导电杆4，电杆4的内侧设有C形半导体纸板5；C形半导体纸板5通过半导体皱纹纸2固定在导电杆4上；互感器线圈6套入互感器一次绕组中。

所述的一次端子由P1出线端子3和P2出线端子7构成；

所述的C形半导体纸板5是由硬绝缘纸板 1、半导体皱纹纸2缠绕而成，所述的硬绝缘纸板1的宽度与一次端子宽度一致；

所述的P1端子3和P2端子7与导电杆4焊接；

所述的互感器一次绕组由P1端子3、P2端子7、导电杆4构成；

低局放值的单匝结构互感器的制作方法，包括如下步骤：

（1）制作C型半导体纸板5，包括，

1）先将半导体皱纹纸2以半叠一层的缠绕方式缠绕在硬绝缘纸板1上；

2）缠绕时保证整个硬绝缘纸板1被半导体皱纹纸2覆盖；

3）硬绝缘纸板1的宽度与一次端子宽度一致，制作完成后待用，一次端子包括P1出线端子和P2出线端子，