[发明专利]双通道时分交织结构异步逐次比较型模数转换器

权利要求书

1.双通道时分交织结构异步逐次比较型模数转换器，其特征在于，包含时分交织异步逐次比较单元，该时分交织异步逐次比较单元包括采样开关S₁₀和S₂₀，电容阵列C₁和电容阵列E₁，启动单元F₁、F₂、…、F_n，切换开关SW₁、SW₂、SW₃、SW₄、…、SW_2n-1、SW_2n，比较器A₁、A₂、…、A_n，寄存器B₁、B₂、…、B_n，寄存器D₁、D₂、…、D_n，重置单元G₁和G₂；其中，

外部输入信号V_in通过采样开关S₁₀与电容阵列C₁的TOP₁～TOP_n接口端相连，并通过采样开关S₂₀与电容阵列E₁的TOP₁～TOP_n接口端相连，同时采样开关S₁₀接受外部时钟CK₁控制进行采样，采样开关S₂₀接受外部时钟CK₂控制进行采样；

所述启动单元F₁与外部时钟CK₁和CK₂相连产生触发信号，用于控制切换开关SW₁与触发比较器A₁，比较器A₁的输出结果通过切换开关SW₂切换分别与寄存器B₁和D₁的输入端相连，寄存器B₁的输出端与电容阵列C₁的BOT₁接口端相连，寄存器D₁的输出端与电容阵列E₁的BOT₁接口端相连；同时，

所述比较器A₁的输出结果与启动单元F₂相连产生触发信号，用于控制切换开关SW₃与触发比较器A₂，比较器A₂的输出结果通过切换开关SW₄切换分别与寄存器B₂和D₂的输入端相连，寄存器B₂的输出端与电容阵列C₁的BOT₂接口端相连，寄存器D₂的输出端与电容阵列E₁的BOT₂接口端相连；以此类推，

最后一级比较器A_n的输出结果通过切换开关SW_2n切换分别与寄存器B_n和D_n的输入端相连，寄存器B_n的输出端与电容阵列C₁的BOT_n接口端相连，寄存器D_n的输出端与电容阵列E₁的BOT_n接口端相连，且最后一级比较器A_n的输出结果与重置单元G₁和G₂相连；

所述重置单元G₁产生的复位信号用于重置寄存器B₁、B₂、…、B_n，所述重置单元G₂产生的复位信号用于重置寄存器D₁、D₂、…、D_n；

电容阵列C₁和电容阵列E₁用于输出参考电压的中间电平，以适于判断外部输入信号V_in和该参考电压的中间电平的相对高低关系。