[发明专利]碳化硅外延层区域掺杂的方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种碳化硅外延层中进行原位区域掺杂的方法，比起传统方法即经区域离子注入并经高温退火方法，本发明可以提高区域掺杂效果，并且不需经高温退火处理。

背景技术

碳化硅(4H-SiC，6H-SiC)是一种宽禁带半导体材料，它的带隙宽可达3.0-3.2eV，是Si的3倍，因此，它具有高的临界击穿电场(Si的10倍)，高载流子饱和浓度(Si的2倍)等特点，另外，它还具有高热导率(Si的3倍)的特点，因此，它在军用和航天领域的高温、高频、大功率电力电子、光电器件方面具有优越的应用价值，并有望应用于现有的硅基大功率器件不能胜任的场合，成为下一代电力电子半导体的关键基础材料之一。

碳化硅器件结构中，会存在P阱、N阱或者它们的复合，一般不能通过扩散的方式制备，目前普通采用区域离子注入的方式制备这些阱，如图1所示，此时需要采用SiO₂掩膜，经图形化之后，注入不同剂量和能量的离子，经多次注入后，可在非掩膜处形成所需区域掺杂。此后，需要进一步通过高温退火来恢复晶格损伤以及激活所注入的离子。虽然注入工艺已经相对成熟，但工艺相对复杂且成本昂贵，要获得好的掺杂效果比较困难，得到的载流子迁移率很低，这些都影响了区域掺杂的品质，极大地影响了后续的器件性能。

发明内容

为了解决上述问题，本发明提供了一种碳化硅外延层区域掺杂的方法，可以实现原位P阱、N阱掺杂，不依赖于离子注入，进而达到提高外延层阱区品质的目的。

本发明提供一种碳化硅外延层区域掺杂的方法，包括如下步骤：

步骤1：取一碳化硅衬底，并清洗干净；

步骤2：在衬底的表面外延一第一本征硅层；

步骤3：刻蚀，在第一本征硅层上形成第一图形化硅层，刻蚀深度到达衬底的表面；

步骤4：升高温度使第一本征硅层熔化，通入碳源，同时通入第一类型掺杂源，使熔化的第一图形化硅层形成第一类型掺杂的碳化硅，形成基片；

步骤5：低温下通入硅源，在基片上生长第二本征硅层；

步骤6：刻蚀，将第一类型掺杂的碳化硅上的第二本征硅层刻蚀掉，刻蚀深度到达第一类型掺杂的碳化硅的表面，形成第二图形化硅层；

步骤7：升高温度使第二图形化硅层熔化，通入碳源，同时通入第二类型掺杂源，使熔化的第二图形化硅层形成第二掺杂的碳化硅层；

步骤8：腐蚀硅残留，得到所需完整的具有第一、第二类区域掺杂类型碳化硅外延层，完成制备。

本发明的有益效果是：

将外延硅层图形化后，将之熔化，利用液硅浸润碳化硅外延表面，并将体系温度升高，提高碳源在液硅中的溶解度，随之通入碳源将此硅层化合为碳化硅源，并同时实现P或N掺杂，这样可以实现局部区域的可控原位掺杂。与现有通过离子注入并高温退火工艺来实现区域掺杂相比，本方法工艺简便易行，成本不高，且可以提高区域掺杂品质，具有很大优势。此外，此有益效果也可以用于其它化合物半导体的区域掺杂，如半导体氮化铝(AlN)、氮化镓(GaN)、氧化锌(ZnO)等的同质外延区域掺杂。

本发明操作简便，易于推广，并取得良好效果。

附图说明

为进一步说明说明本发明的技术内容，以下结合实施例及附图详细说明如后，其中：

图1示出了现有技术中区域掺杂示意图；

图2为本发明的制备流程图；

图3为本发明制备流程的结构示意图；

图4示出了本发明提供的第一类型掺杂碳化硅的光学显微镜照片。

具体实施方式

请参阅图2、图3，本发明提供一种碳化硅外延层区域掺杂的方法，包括如下步骤：

步骤1：取一碳化硅衬底1，为4H-SiC或6H-SiC，并清洗干净；

步骤2：在衬底1的表面外延一第一本征硅层2；

步骤3：刻蚀，在第一本征硅层2上形成第一图形化硅层3，为同心圆环，圆环宽度1-5微米，环之间间距1-2微米。刻蚀深度到达衬底1的表面；

步骤4：升高温度使第一本征硅层2熔化，通入碳源，同时通入第一类型掺杂源，为B₂H₆，使熔化的第一图形化硅层3形成第一类型掺杂的碳化硅4，形成基片；

步骤5：低温下通入硅源，在基片上生长第二本征硅层5；

步骤6：刻蚀，将第一类型掺杂的碳化硅4上的第二本征硅层5刻蚀掉，刻蚀深度到达第一类型掺杂的碳化硅4的表面，形成第二图形化硅层；