[发明专利]驱动补偿电路、具有该电路的液晶显示装置及驱动方法

说明书

技术领域

本发明涉及显示技术领域，特别是涉及一种驱动补偿电路、具有该电路的液晶显示装置及驱动方法。

背景技术

现有的液晶显示装置通常包括阵列基板、彩膜基板、液晶及偏光片等结构，阵列基板包括沿第一方向延伸的数据线和沿第二方向延伸的扫描线界定的呈阵列分布的多个像素单元，每一像素单元包括一TFT(ThinFilmTransistor，薄膜晶体管，简称TFT)，液晶显示装置是通过扫描线驱动薄膜晶体管来控制数据线对像素单元进行充放电，以实现正常的影像显示。

请参阅图1是现有的液晶显示装置的驱动电路图，其输出的若干扫描信号OUT1-OUT(N+1)驱动薄膜晶体管的开启时间基本相同(如图2所示)，然而由于液晶显示装置中数据线前端与后端等效串联电阻与电容网络的影响(如图3所示)，造成输出的扫描信号延迟失真，这就使得液晶显示装置的前端像素单元中的薄膜晶体管的开启时间大于液晶显示装置的后端像素单元中的薄膜晶体管的开启时间，如图4所示，从而使得数据线对像素单元充电时，前端像素单元电压达到饱和状态后还有时间富余(如曲线A)，而后端像素单元电压达到饱和状态的时间不够(如曲线B)，进而造成画面显示质量降低。

发明内容

本发明主要解决的技术问题是提供一种驱动补偿电路、具有该电路的液晶显示装置及驱动方法，使得前端像素单元的电压与后端像素单元的电压都能达到饱和状态，从而提高液晶显示装置的显示质量。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种液晶显示装置，包括：像素单元；数据线，用于传输数据信号至所述像素单元；扫描驱动器，包括驱动信号端、第一时钟端、第二时钟端及补偿信号端，所述驱动信号端用于输出扫描信号，所述第一及第二时钟端用于输出第一及第二时钟信号，所述补偿信号端用于输出补偿信号；驱动补偿电路，与所述扫描驱动器连接，所述驱动补偿电路根据从所述扫描驱动器接收到的所述第一及第二时钟信号导通，以对从所述扫描驱动器接收到的所述扫描信号与所述补偿信号进行合并，并输出合并后的补偿扫描信号；扫描线，用于将所述补偿扫描信号传输至所述像素单元。

其中，所述驱动补偿电路包括一第一移位寄存器、若干第二移位寄存器、若干第三移位寄存器、设置在所述第一移位寄存器与一第二移位寄存器之间的第一或门及设置在一第二移位寄存器与一第三移位寄存器之间的第二或门，所述第一移位寄存器的驱动信号端连接所述扫描驱动器的驱动信号端，所述第一移位寄存器的第一时钟端连接所述扫描驱动器的第一时钟端，所述第一移位寄存器的第二时钟端连接所述扫描驱动器的第二时钟端，所述第一移位寄存器的重启端连接一第二移位寄存器的输出端，所述第一移位寄存器的输出端连接一扫描线及所述第一或门的第一输入端，所述第一或门的第二输入端连接所述扫描驱动器的补偿信号端，所述第一或门的输出端连接所述第二移位寄存器的驱动信号端，所述第二移位寄存器的第一时钟端连接所述扫描驱动器的第二时钟端，所述第二移位寄存器的第二时钟端连接所述扫描驱动器的第一时钟端，所述第二移位寄存器的重启端连接一第三移位寄存器的输出端，所述第二移位寄存器的输出端连接一扫描线及一第二或门的第一输入端，所述第二或门的第二输入端连接所述扫描驱动器的补偿信号端，所述第二或门的输出端连接所述第三移位寄存器的驱动信号端，所述第三移位寄存器的第一时钟端连接所述扫描驱动器的第一时钟端，所述第三移位寄存器的第二时钟端连接所述扫描驱动器的第二时钟端，所述第三移位寄存器的重启端连接另一第二移位寄存器的输出端，所述第三移位寄存器的输出端连接一扫描线及另一第二或门的第一输入端，所述另一第二或门的第二输入端连接所述扫描驱动器的补偿信号端，所述另一第二或门的输出端连接所述另一第二移位寄存器的驱动信号端。

其中，所述扫描驱动器的所述补偿信号端输出的补偿扫描信号的开启时间T_COMP为所述数据线的前端与后端等效串联电阻及电容网络的延迟时间T(delay)与所述液晶显示装置的分辨率(M*N)的函数，且T_COMP＝T(delay)/N。

其中，T(N+1)＝T(N)+T_COMP，其中，T(N+1)为第N+1行所述扫描线的开启时间，T(N)为第N行所述扫描线的开启时间，N为大于等于1的整数。

其中，所述第一行扫描线的开启时间小于所述液晶显示装置的扫描线的平均开启时间。

其中，所述第N行扫描线的开启时间小于所述液晶显示装置的扫描线的平均开启时间，N为大于1的整数。