[发明专利]一种用于128位并行数据的CRC校验矩阵生成方法

说明书

技术领域

本发明属于可靠性编解码领域，涉及一种并行数据的CRC校验矩阵生成方法，具体涉及一种用于128位并行数据的CRC校验矩阵生成方法。

背景技术

为保证数据通信的可靠性，通常在数据传输中采用CRC编码对被传输数据进行校验。目前实现CRC编码方式多样，有串行编码方式、查表法和公式法(也称推导法)等。

串行编码实现方式简单硬件消耗很小，但是由于只能串行处理数据，数据传输速率非常低。查表法需要存储模块来存储表项，其硬件消耗大，并且难以实现高位宽的并行数据处理。公式法目前在以太网和PCIe等高速并行通信中广泛应用，但其迭代推导方式对于高位宽数据(大于16)来讲，推导比较复杂，因此一般采用基于公式法的级联结构解决并行宽位数据的CRC编码(即采用多个窄位CRC编码结构级联实现并行宽位数据的CRC编码，如采用多个面向8位数据编码的CRC模块，通过级联实现对64并行数据的CRC编码)，级联结构在对宽位并行数据(如128位)进行编解码时延时较大，无法满足实际的应用需求。

当前，PCIe 3.0(8GT/s)在物理层中使用128b/130b编码方式以实现负载均衡，在单周期内实现对128位并行数据的CRC校验是保证高速串行通信效率的前提。串行编码、查表法、公式法及基于公式法的级联结构均无法高效率的实现对128并行数据的CRC编解码。

发明内容

针对现有技术中存在的问题，本发明提供一种用于128位并行数据的CRC编解码，减少了级联结构带来的链路延迟，实现高速串行通信中接收或发送数据的实时校验，用于128位并行数据的CRC校验矩阵的生成方法。

本发明是通过以下技术方案来实现：

一种用于128位并行数据的CRC校验矩阵生成方法，其特征在于，包括如下步骤，

1)根据串行编码CRC的编解码原理，得到当前CRC值与当前数据输入和前一级CRC值的关系；

2)根据当前CRC值与当前数据输入和前一级CRC值的关系，通过迭代得到8位并行数据输入的当前CRC值与前一级CRC值和当前8位并行数据输入的关系；

3)根据步骤2)中得到的CRC前后关系，提取出32x32的前一级CRC参数矩阵和8x32的当前数据输入参数矩阵；

4)根据步骤3)中的参数矩阵，得到8位并行数据输入的当前CRC值与前一级CRC值和当前8位并行数据输入的相应表达式，对该表达式进行四次迭代运算后，得到输入32数据后的CRC值及其对应的表达式；

5)从输入32数据后的CRC值的表达式中提取出前一级CRC值和当前32为数据输入的参数矩阵；将该参数矩阵中的奇数变为1，偶数变为0，得到32位并行的当前CRC值与前一级CRC值和当前32位并行数据输入的关系表达式；

6)对步骤5)中得到的关系表达式按照步骤4)和5)的方法进行四次迭代，得到128并行数据的当前CRC值与前一级CRC值和当前128位数据输入的关系矩阵；

7)将步骤6)得到的关系矩阵用于128并行数据编码的实时校验。

优选的，步骤1)中，当前CRC值与当前数据输入和前一级CRC值的关系为，

其中，为第j+1次数据输入后的第i+1位CRC值，为第j次数据输入后的第i位CRC值，g_i+1为CRC生成多项式中第i+1位的系数，d_j+1为第j+1次的数据输入，为第j次数据输入后的第31位CRC值，j为自然数，i＝0,1...31。

进一步，步骤2中，8位并行数据输入的当前CRC值与前一级CRC值和当前8位并行数据输入的关系为，

其中，为当前CRC值的第i位，为前一级CRC值的第i位(i＝0,1...31，j＝0,1...7)，为当前的数据输入的第j位；x_i和y_j为该关系中和的参数，由IEEE802.3中的CRC-32生成多项式决定。

再进一步，步骤3)中提取参数矩阵时，

设由步骤2)得到的8位并行数据输入的当前CRC值为

则

将步骤2)包含参数x_i与y_j的带入到列向量C^1T中，其中i＝0,1...31，j＝0,1...7，得到