[发明专利]一种基于Xilinx Zynq技术的大规模PLC系统在审
申请号: | 201510504235.9 | 申请日: | 2015-08-17 |
公开(公告)号: | CN105260339A | 公开(公告)日: | 2016-01-20 |
发明(设计)人: | 徐德刚;刘育峰;龙良曲;赵茂行;谢攀;蔡海明;谢永芳;阳春华;桂卫华 | 申请(专利权)人: | 中南大学 |
主分类号: | G06F15/16 | 分类号: | G06F15/16;G05B19/05 |
代理公司: | 长沙市融智专利事务所 43114 | 代理人: | 欧阳迪奇 |
地址: | 410083 湖南*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 xilinx zynq 技术 大规模 plc 系统 | ||
1.一种基于XilinxZynq技术的大规模PLC系统,其特征在于:
包括FPGA核心电路、CPU核心电路、DDR内存,Flash存储器和FIFO;
所述的FPGA核心电路由XilinxKintex-7系列FPGA和相关的时钟电路和滤波电路组成,硬件逻辑模块包括系统仲裁模块以及分别与系统仲裁模块通信连接的PCI-Express数据收发模块、PCI-Express协议解析模块、DMA控制模块、DDR控制模块、Flash控制模块和FIFO控制模块;PCI-Express数据收发模块通过金手指与PCIExpress背板总线物理层电路相连,分别完成接收PCI-Express数据包和发送用户程序处理结果;PCI-Express协议解析模块接收端点设备发送的数据包,按照接口标准解析数据包获取事务数据;DMA控制模块控制数据格式的打包解包和数据的搬运;DDR控制模块通过FPGA接口与片外的DDR内存相连接,对DDR内存实现配置、读写数据,DDR内存为处理结果数据缓存;Flash控制模块通过FPGA接口与片外Flash存储器相连接,对Flash存储器实现配置、读写数据和擦除等操作,Flash存储器为数据备份存储器;FIFO控制模块通过FPGA接口与片外FIFO相连接,对FIFO实现配置、读写数据,FIFO为FPGA与CPU间的数据交换桥;系统仲裁模块协调各个硬件逻辑模块之间的数据交换;
所述的CPU核心电路包括基于ARMCortex-A9硬核处理器的ARM核心及外围电路与处理器连接的时钟、滤波电路,用于运行用户程序处理从FPGA处获取的事务数据;所述的ARM核心用于运行实时操作系统,完成所有的软件逻辑运算,以及任务调度、中断响应、资源管理和FPGA的配置与重配置工作。
2.根据权利要求1所述的一种基于XilinxZynq的大规模PLC系统,其特征在于,所述的CPU核心电路运行实时操作系统,完成系统所有的软件控制工作,所述的FPGA核心电路作为一个硬件协处理单元存在,在FPGA核心电路上构建PCIExpress根结点,CPU核心电路与FPGA核心电路通过AXI总线互联,CPU核心电路能够访问FPGA实时数据。
3.根据权利要求1所述的一种基于XilinxZynq的大规模PLC系统,其特征在于,FPGA上面构建PCIExpress根结点的接口标准为Gen2x4,生成的IP核心在ARM启动时进行下载配置,配置完成后ARM上运行的实时Linux操作系统将通过FPGA采集IO模块的数据,处理完成后通过IO模块进行输出,IO模块通过PCIExpress总线接口与根结点进行连接。
4.根据权利要求1所述的一种基于XilinxZynq的大规模PLC系统,其特征在于,PLC系统的CPU核心电路采用了双核ARMCortex-A9处理器。
5.根据权利要求1所述的一种基于XilinxZynq的大规模PLC系统,其特征在于,PLC系统背板总线支持动态通信协议,通过在操作系统上下载新的通信协议IP核来添加新的通信协议支持。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中南大学,未经中南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510504235.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:文档排版的方法及装置
- 下一篇:一种对CPLD数据包进行有序存储的方法及系统