[发明专利]一种基于片上网络多核架构的系统有效
| 申请号： | 201510507293.7 | 申请日： | 2015-08-18 |
| 公开（公告）号： | CN105207957B | 公开（公告）日： | 2018-10-30 |
| 发明（设计）人： | 赵宝功;屈凌翔;刘海鹏;汤赛楠 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | H04L12/933 | 分类号： | H04L12/933 |
| 代理公司： | 无锡派尔特知识产权代理事务所(普通合伙) 32340 | 代理人： | 杨立秋 |
| 地址： | 214035 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 网络 多核 架构 | ||
1.一种基于片上网络多核架构的系统，包括片上网络多核架构本体，片上网络多核架构本体包括多个计算单元、路由器和网络接口，其特征在于：所述多个计算单元通过路由器和网络接口连接实现并行处理数据和数据交互，其中一个计算单元作为主控核节点，其余的计算单元作为运算核节点，主控核节点负责与片外的数据交换，运算核节点将数据传送到主控核节点，由主控核节点完成与片外的数据交换；所述多个计算单元中的存储空间采用统一编址，使每个计算单元中的核节点能够访问其它任何计算单元中的存储空间，所述主控核节点控制运算核节点的时钟、复位和休眠状态，对不使用的运算核节点采取关闭时钟和复位。
2.根据权利要求1所述的基于片上网络多核架构的系统，其特征在于：所述主控核节点包括由UART、高速串口和外部存储器接口组成的外围设备和核，外部存储器接口包括64位的内部总线接口和32位的外部总线接口，核为采用VLIW构架的面向嵌入式系统应用的数字信号处理器。
3.根据权利要求1所述的基于片上网络多核架构的系统，其特征在于：所述多个计算单元之间采用包交换协议来进行数据交互，主控核节点和运算核节点采用AHB总线协议与片外数据交互，两种协议通过网络接口相互交换。
4.根据权利要求1所述的基于片上网络多核架构的系统，其特征在于：所述片上网络多核构架本体采用3x3的2D-Mesh NOC架构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510507293.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种新型干式变压器局部放电在线监测试验系统
- 下一篇：三相组合式变压器
