[发明专利]芯片上变异侦测方法和集成电路

权利要求书

1.一种集成电路，其特征在于，包括延迟判断电路和控制电路，其中：

所述延迟判断电路，包括：

发射暂存电路，用以根据第一时钟输出测试数据；

撷取暂存电路，耦接至所述发射暂存电路，且用以根据第二时钟撷取所述测试数据；

第一链的延迟组件，耦接至所述述发射暂存电路，用以接收来源时钟以产生所述第一时钟，其中所述第一链的延迟组件的第一数量被调整，以提供所述第一时钟至所述述发射暂存电路；以及

第二链的延迟组件，耦接至所述撷取暂存电路，用以接收所述来源时钟以产生所述第二时钟，其中所述第二链的延迟组件的第二数量被调整，以提供所述第二时钟至所述撷取暂存电路；

所述控制电路，耦接至所述延迟判断电路，用以调整所述第一链的延迟组件的所述第一数量以及所述第二链的延迟组件的所述第二数量，使得所述撷取暂存电路正好能通过所述第二时钟撷取所述测试数据，且用以根据所述第一链的延迟组件的所述第一数量以及所述第二链的延迟组件的所述第二数量判断所述发射暂存电路和所述撷取暂存电路间的路径延迟。

2.如权利要求1所述的集成电路，其特征在于，所述发射暂存电路包括计数器，用以产生所述测试数据，且所述撷取暂存电路包括比较器，用以比较所述测试数据和参考数据。

3.一种集成电路，其特征在于，包括：

以矩阵形式排布的的多个变异侦测单元；

其中所述每一个变异侦测单元被连接至邻近的变异侦测单元，且每一所述变异侦测单元包括一个延迟判断电路；

所述延迟判断电路，包括：

发射暂存电路，用以根据第一时钟输出测试数据；

撷取暂存电路，耦接至所述发射暂存电路，且用以根据第二时钟撷取所述测试数据；

第一链的延迟组件，耦接至所述述发射暂存电路，用以接收来源时钟以产生所述第一时钟，其中所述第一链的延迟组件的第一数量被调整，以提供所述第一时钟至所述述发射暂存电路；以及

第二链的延迟组件，耦接至所述撷取暂存电路，用以接收所述来源时钟以产生所述第二时钟，其中所述第二链的延迟组件的第二数量被调整，以提供所述第二时钟至所述撷取暂存电路；

所述多个变异侦测单元用于形成从所述多个变异侦测单元中的第一变异侦测单元到第二变异侦测单元的路径；以及

还包括，控制电路；

所述控制电路用以调整所述第一变异侦测单元的第一链的延迟组件的第一数量以及所述第二变异侦测单元的第二链的延迟组件的第二数量，使得所述第二变异侦测单元的撷取暂存电路正好能通过所述第二时钟撷取所述第一变异侦测单元中发射暂存电路所输出的测试数据，并根据所述第一链的延迟组件的所述第一数量以及所述第二链的延迟组件的所述第二数量，以判断在所述第一变异侦测单元的发射暂存电路以及所述第二变异侦测单元的撷取暂存电路间的路径延迟。

4.如权利要求3所述的集成电路，其特征在于，还包括：

校正电路，耦接至所述多个变异侦测单元，且用以判断所述多个变异侦测单元中的所述第一链的延迟组件以及所述第二链的延迟组件的延迟时间。

5.如权利要求3所述的集成电路，其特征在于，每一个所述变异侦测单元还包括多个多工器，且所述控制电路用以设定所述多个变异侦测单元的所述多个多工器，以产生所述多个变异侦测单元中，从所述第一变异侦测单元到所述第二变异侦测单元的所述路径。

6.如权利要求3所述的集成电路，其特征在于，所述控制电路输出所述路径中的所述变异侦测单元以及所述路径延迟给计算机或测试设备，以使所述计算机或测试设备计算所述控制电路输出的路径延迟和参考路径延迟的相关性，以判断所述多个变异侦测单元的单元延迟，以及所述变异侦测单元的线路链接间的线路延迟；

其中，所述参考路径延迟是在静态时序分析模型中针对所述发射暂存电路以及撷取暂存电路的一路径被计算出的。