[发明专利]微型计算机有效
申请号: | 201510509394.8 | 申请日: | 2015-08-18 |
公开(公告)号: | CN105373496B | 公开(公告)日: | 2020-03-06 |
发明(设计)人: | 三石直干;猪狩诚司 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | G06F13/26 | 分类号: | G06F13/26;G06F13/28 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 微型计算机 | ||
1.一种微型计算机,包括:
中央处理单元;
数据传输装置;以及
存储装置,
其中,
所述存储装置存储传输信息集合,所述传输信息集合包括传输模式信息和地址信息,所述地址信息表示传输源、传输目的地和操纵目标中的至少一个,
所述数据传输装置包括多个寄存器文件,每个所述寄存器文件包括:存储所述传输模式信息的模式寄存器、所述地址信息被传输到的地址寄存器、以及表示当所述数据传输信息被存储时用于指定所述传输信息集合的信息的状态寄存器,
所述数据传输装置检查所述状态寄存器的信息,以确定是使用在所述寄存器文件中保持的所述传输信息集合,还是从所述存储装置中读取所述传输信息集合并且覆写所述寄存器文件中的规定的一个寄存器文件,以及
基于在所述寄存器文件之一中存储的所述传输信息集合,所述数据传输装置执行数据传输。
2.根据权利要求1所述的微型计算机,其中,
所述传输信息集合进一步包括传输计数信息,
每个所述寄存器文件进一步包括:所述传输计数信息被传输到的计数寄存器、以及用于所述传输信息集合的有效信息标志单元,
当所述数据传输装置已经在所述寄存器文件之一中存储有从所述存储装置中读取的所述传输信息集合时,所述数据传输装置设置所述有效信息标志单元,以及
当所述数据传输装置基于所述传输计数信息确定已经完成指定次数的数据传输时,所述数据传输装置将所述有效信息标志单元清零。
3.根据权利要求1所述的微型计算机,进一步包括传输信息存储指定单元,其中,
所述传输信息存储指定单元包括所述用于指定所述传输信息集合的信息,以及
所述数据传输装置响应于来自所述传输信息存储指定单元的指令并且根据所述用于指定所述传输信息集合的信息,从所述存储装置读取所述传输信息集合并且将所读取的传输信息集合存储在所述寄存器文件之一中。
4.根据权利要求2所述的微型计算机,其中,
每个所述寄存器文件包括指令所述传输信息集合的保持的标志单元,
当响应于来自所述传输信息存储指定单元的指令,所述数据传输装置已经从所述存储装置读取所述传输信息集合并且将所读取的传输信息集合存储在所述寄存器文件之一中时,所述数据传输装置设置用于指定所述传输信息集合的保持的所述标志单元,以及
在指令所述传输信息集合的保持的所述标志单元和所述有效信息标志单元都被设置的状态中,所述数据传输装置不覆写对应的所述寄存器文件之一。
5.根据权利要求4所述的微型计算机,其中,
在指令所述传输信息的保持的所述标志单元和所述有效信息标志单元都被设置的状态中,所述数据传输装置不将在对应的所述寄存器文件之一中存储的所述传输信息集合写回到所述存储装置。
6.根据权利要求1所述的微型计算机,其中,
所述用于指定所述传输信息集合的信息对应于用于指定下述地址的信息,所述地址存储有所述传输信息集合的地址。
7.根据权利要求1所述的微型计算机,其中,
所述用于指定所述传输信息集合的信息对应于用于指定所述传输信息集合的地址的信息。
8.根据权利要求1所述的微型计算机,进一步包括:
数据输入/输出单元;以及
中断控制单元,
其中,
所述数据输入/输出单元发布中断请求到所述中断控制单元,以及
响应于所述中断请求,所述中断控制单元将中断信号输出到所述中央处理单元,并且将激活请求输出到所述数据传输装置。
9.根据权利要求1所述的微型计算机,其中,
所述传输模式信息包括:用于指定位操纵的信息、和用于指定作为操纵目标的在所述地址信息中所指定的数据中的位的信息,以及
当指定所述位操纵时,所述数据传输装置从所述存储装置中读取所述传输信息集合,并且读取由所述地址信息指定的地址以使用所指定的位来执行所述操纵。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510509394.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种基于隐马尔科夫模型的智能分词方法
- 下一篇:一种基于FPGA的四口RAM