[发明专利]带POP噪声抑制的D类功放电路有效
申请号: | 201510514693.0 | 申请日: | 2015-08-20 |
公开(公告)号: | CN105119574B | 公开(公告)日: | 2018-03-30 |
发明(设计)人: | 左事君;杨孝骏;滕谋艳 | 申请(专利权)人: | 深圳创维-RGB电子有限公司;深圳创维半导体设计中心有限公司 |
主分类号: | H03F1/26 | 分类号: | H03F1/26;H03F3/217;H03F3/45 |
代理公司: | 深圳市世纪恒程知识产权代理事务所44287 | 代理人: | 胡海国 |
地址: | 518057 广东省深圳市*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | pop 噪声 抑制 功放 电路 | ||
1.一种带POP噪声抑制的D类功放电路,包括具有电容C1的第一信号输入电路、具有电容C2的第二信号输入电路、放大电路、PWM电路、驱动电路和滤波电路,放大电路具有分别与第一信号输入电路和第二信号输入电路连接的两输入端以及与PWM电路连接的两输出端,驱动电路与PWM电路连接,滤波电路与驱动电路连接;
其特征在于,还包括第一开关电路、第二开关电路和延时电路;在带POP噪声抑制的D类功放电路上电时,所述延时电路在预定延时时间内控制驱动电路关闭以关闭驱动电路输出,以及控制第一开关电路和第二开关电路导通以对电容C1和电容C2充电至偏置电压;所述延时电路在达到预定延时时间时控制驱动电路导通以及控制第一开关电路和第二开关电路关闭;和/或,在带POP噪声抑制的D类功放电路掉电时,延时电路复位以控制驱动电路关闭。
2.如权利要求1所述的带POP噪声抑制的D类功放电路,其特征在于,所述延时电路具有使能端ENA和控制端CTRL;第一开关电路具有输入端、输出端和控制端,第一开关电路的控制端与延时电路的控制端CTRL连接,第一开关电路的输入端与放大电路的一输入端连接,第一开关电路的输出端与电容C1连接;第二开关电路具有输入端、输出端和控制端,第二开关电路的控制端与延时电路的控制端CTRL连接,第二开关电路的输入端与放大电路的另一输入端连接,第二开关电路的输出端与电容C2连接。
3.如权利要求2所述的带POP噪声抑制的D类功放电路,所述第一信号输入电路还具有连接在电容C1和放大电路的相应的一输入端之间的电阻R1,第一开关电路的输出端连接在电容C1和电阻R1之间;所述第二信号输入电路还具有连接在电容C2和放大电路的相应的另一输入端之间的电阻R2,第二开关电路的输出端连接在电容C2和电阻R2之间。
4.如权利要求2或3所述的带POP噪声抑制的D类功放电路,所述第一开关电路具有场效应三极管M1和电阻R5,场效应三极管M1的栅极为第一开关电路的控制端,场效应三极管M1的漏极为第一开关电路的输入端,场效应三极管M1的源极与电阻R5的一端连接,电阻R5的另一端为第一开关电路的输出端;所述第二开关电路具有场效应三极管M2和电阻R6,场效应三极管M2的栅极为第二开关电路的控制端,场效应三极管M2的漏极为第二开关电路的输入端,场效应三极管M2的源极与电阻R6的一端连接,电阻R6的另一端为第一开关电路的输出端。
5.如权利要求4所述的带POP噪声抑制的D类功放电路,所述放大电路具有全差分放大器AMP,全差分放大器AMP具有两输入端、两输出端和偏置电压端;全差分放大器AMP的两输入端为所述放大电路的两输入端,全差分放大器AMP的两输出端为所述放大电路的两输出端。
6.如权利要求5所述的带POP噪声抑制的D类功放电路,还包括偏置电路,所述全差分放大器AMP还具有偏置电压端,偏置电压端与偏置电路连接。
7.如权利要求6所述的带POP噪声抑制的D类功放电路,所述偏置电路具有电阻R7和电阻R8,电阻R7和电阻R8用于串联连接在电源VREF和地之间,且电阻R8还与所述全差分放大器AMP的偏置电压端连接。
8.如权利要求2所述的带POP噪声抑制的D类功放电路,所述控制端CTRL根据使能端ENA是否输入信号输出高电平或低电平。
9.如权利要求8所述的带POP噪声抑制的D类功放电路,所述延时电路具有一个与门IO和若干D触发器;与门IO具有一使能端ENA、一时钟输入端CLK和一输出端;与门IO的使能端ENA为延时电路的使能端ENA;若干D触发器均具有输入引脚D、时钟引脚CLK、输出端Q和输出端Q非,且该若干D触发器分别为D触发器D0至Dn,D触发器D1的时钟引脚CLK连接与门IO的输出端,D触发器D2至Dn的时钟引脚CLK分别连接D触发器D1至Dn-1的输出端Q非,D触发器D1至Dn的输入引脚D分别连接D触发器D1至Dn的输出端Q非,D触发器D0的时钟引脚CLK连接D触发器Dn的输出端Q非,D触发器D0的输入引脚D用于连接电源VREF,D触发器D0的输出端Q非为延时电路的控制端CTRL。
10.如权利要求8所述的带POP噪声抑制的D类功放电路,所述驱动电路具有第一驱动管DRV1和第二驱动管DRV2,第一驱动管DRV1和第二驱动管DRV2均具有一输入端、一输出端和控制端;第一驱动管DRV1和第二驱动管DRV2的输入端分别与PWM电路连接,第一驱动管DRV1和第二驱动管DRV2的控制端分别与所述延时电路连接;滤波电路具有电感L1、电感L2、电容C3和电容C4,电感L1和电容C3串联连接在第一驱动管DRV1的输出端和地之间,电感L2和电容C4串联连接在第二驱动管DRV2的输出端和地之间;反馈电路具有电阻R3和电阻R4,电阻R3连接在第一驱动管DRV1的输出端和放大电路的一输入端之间,电阻R4连接在第二驱动管DRV2的输出端和放大电路的另一输入端之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳创维-RGB电子有限公司;深圳创维半导体设计中心有限公司,未经深圳创维-RGB电子有限公司;深圳创维半导体设计中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510514693.0/1.html,转载请声明来源钻瓜专利网。