[发明专利]具有可配置阈值的异步低功率模数转换器电路

说明书

本发明描述了一种模数转换器电路，其包括用于保存一个或多个值以建立模数转换器的上阈值和下阈值的寄存器空间。所述模数转换器电路还包括第一比较器和第二比较器，其用于将模拟输入信号与所述上阈值和所述下阈值进行比较，并且用于响应于所述模拟输入信号跨越阈值的其中之一而触发模数转换过程。所述模数转换器电路还包括第一逻辑电路，其用于在所述模数转换过程的结果处于先前模数转换过程的阈值内的情况下丢弃所述结果。所述模数转换器电路还包括第二逻辑电路，其用于在所述结果不处于所述先前模数转换的阈值内的情况下提供所述结果作为输出并且产生中断。

技术领域

本发明的领域总体上涉及电子学，并且更具体地涉及具有可配置阈值的异步低功率ADC电路。

背景技术

逐次逼近电路通常用于实施模数转换器(ADC)。图1示出了现有技术逐次逼近ADC电路100。如图1中所示，逐次逼近ADC包括采样保持电路101，其用于接收模拟输入信号。在下一次模数转换操作将要开始时，采样保持电路对模拟输入信号进行采样，并且在整个转换期间将该信号“保持”在采样值处。在模拟输入信号为电压的情况下，可以例如用与开关串联的电容器来实施采样保持电路101。开关可以为常闭的，并且当模数转换操作将要开始时，断开开关以使输入电压保持在电容器上。

将所保持的模拟信号馈送到用于为反馈环路产生差信号(或误差项)的比较器电路102，该反馈环路包括逐次逼近逻辑块103、逐次逼近寄存器104和数模(DAC)转换器105。如将在紧随的下文中更详细解释的，通过经由反馈环路而递归地执行多个逐次逼近来执行模数转换操作。

对于模数转换操作的初始递归，逐次逼近逻辑块103向其逐次逼近寄存器104提供数字值，该数字值近似地为寄存器的数字输出位宽的数值范围之间的中间。逐次逼近的其它实施方式可以选择从诸如最大值、最小值、最后值或任何其它值等的其它值处开始。为简单起见，本文的其余部分将参考逐次逼近方法从中间值处开始的实施方式。

通常通过将逐次逼近寄存器104中的最高有序位设置为“高”而将剩余的较低有序位中的每一个保持为“低”来实施“中间”值。例如，如果逐次逼近寄存器104具有八位输出，则其数值输出范围为256(2^8＝256)。将最高有序位设置为高对应于128(10000000)的“中间”值。每个逐次逼近递归以逐次逼近寄存器104中呈现的新值结束。因此，此时，完成模数转换操作的第一次递归。

然后，DAC 105将来自逐次逼近寄存器104的中间值转换为模拟信号，该模拟信号名义上位于ADC电路100的为输入设计的动态范围内的中间。然后，将采样保持电路101所保持的输入信号和由DAC 105产生的信号进行比较。来自比较器102的响应于比较结果的输出信号开始模数转换操作的下一次递归。

如果来自DAC 105的信号小于来自采样保持电路101的所保持的输入信号，比较器102则向逐次逼近逻辑103发送增量(“上”)信号。响应于增量信号，逐次逼近逻辑103保持来自逐次逼近寄存器104的数字输出信号中的(多个)先前递归的(多个)较高有序位，并且将下一个最高有序位设置为“高”(例如，在第一次递归输出为10000000的情况下，第二次递归输出将会是11000000)。

相比之下，如果来自DAC 105的信号大于来自采样保持电路101的所保持的输入信号，比较器102则向逐次逼近逻辑103发送减量(“下”)信号。响应于减量信号，逐次逼近逻辑103缩减来自逐次逼近寄存器104的数字输出信号中的(多个)先前递归的(多个)较高有序位的值，并且将下一个最高有序位设置为“高”(例如，在第一次递归输出为10000000的情况下，第二次递归输出将会是01000000或01111111)。

可以领会，根据该操作，逐次逼近寄存器104的数字输出将随着每个下一次递归而接近输入信号的值，并且最终将在DAC 105的输出与输入信号之间的差等于或小于DAC 105的输出分辨率时达到稳定状态。此时，将逐次逼近寄存器的值锁存进输出寄存器106，从而可以提供ADC的正式输出。

附图说明