[发明专利]工作于860～960MHz的CMOS全集成UHFRFID读写器射频接收前端电路

权利要求书

1.一种工作于860~960MHz的CMOS全集成UHF RFID读写器射频接收前端电路，其特征在于该电路由四输入的交叉耦合差分低噪声放大器LNA、I路下混频器DM1、Q路下混频器DM2、I路低通滤波器LPF1、Q路低通滤波器LPF2及正交上混频器构成，其中正交上混频器包括I路上混频器UM1、Q路上混频器UM2和加法器ADDER，所述电路的具体形式为：

信号输入端RFIN与单端转差分巴伦balun的输入端相连，差分低噪声放大器LNA的第一正输入端口2与单端转差分巴伦balun输出的一端相连，差分低噪声放大器LNA的第二正输入端口3与单端转差分巴伦balun输出的另一端相连，差分低噪声放大器LNA的第一负输入端口1与加法器ADDER的正输出端口45相连，差分低噪声放大器LNA的第二负输入端口4与加法器ADDER的负输出端口46相连，差分低噪声放大器LNA的差分正、负输出端口5、6分别与I路下混频器DM1的射频差分正、负输入端口7、8和Q路下混频器DM2的射频差分正、负输入端口10、9相连，在I路下混频器DM1的本振正、负输入端口11、12处接入I路本振信号LOI，I路下混频器DM1的中频差分正、负输出端口16、15构成I路输出OUTI；在Q路下混频器DM2的本振正、负输入端口13、14处接入Q路本振信号LOQ，Q路下混频器DM2的中频差分正、负输出端口18、17构成Q路输出OUTQ；I路低通滤波器LPF1的差分输入端口19、20分别与I路下混频器DM1的中频差分正、负输出端口16、15相连，在I路低通滤波器LPF1的时钟信号输入端口23处接入时钟信号CLK，I路低通滤波器LPF1的差分输出端口25、26分别与I路上混频器UM1的基带差分正、负输入端口29、30相连，Q路低通滤波器LPF2的差分输入端口21、22分别与Q路下混频器DM2的中频差分负、正输出端口17、18相连，Q路低通滤波器LPF2的时钟信号输入端口24处接入时钟信号CLK，Q路低通滤波器LPF2的差分输出端口27、28分别与Q路上混频器UM2的基带差分负、正输入端口31、32相连；在I路上混频器UM1的本振正、负输入端口33、34处接入I路本振信号LOI，I路上混频器UM1的射频差分输出端口37、38分别与加法器ADDER的差分输入端口41、42相连；在Q路上混频器UM2的本振正、负输入端口35、36处接入Q路本振信号LOQ，Q路上混频器UM2的射频差分输出端口39、40分别与加法器ADDER的差分输入端口43、44相连；加法器ADDER的差分正、负输出端口45、46分别与差分低噪声放大器LNA的第一第二负输入端口1、4相连。