[发明专利]一种基于FPGA的NVMe SSD只读保护方法在审

专利信息
申请号: 201510533694.X 申请日: 2015-08-27
公开(公告)号: CN105161132A 公开(公告)日: 2015-12-16
发明(设计)人: 郭圣彬 申请(专利权)人: 浪潮电子信息产业股份有限公司
主分类号: G11C16/22 分类号: G11C16/22;G06F13/30
代理公司: 暂无信息 代理人: 暂无信息
地址: 250101 山东*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 fpga nvme ssd 只读 保护 方法
【说明书】:

技术领域

发明涉及硬盘数据读写领域,具体地说是一种基于FPGA的NVMeSSD只读保护方法。

背景技术

近年来,随着信息网络的快速发展,对硬盘的速率追求日益增加,基于PCIE(英文全称为PeripheralComponentInterconnectExpress,中文翻译为高速外围组件互联)接口的NVMeSSD应运而生,在数据存储,备份以及分析中都需要对源数据进行很好的保护,但是由于计算机并不是具备所有存储设备的接口,所以往往会用的一些转接装置。现有的各种转接装置往往都是即插即用,在数据通道没有建立或者数据读写不稳定时对存储设备供电会造成存储设备的损坏。

发明内容

本发明的技术任务是针对以上不足,提供一种基于FPGA(英文全称为Field-ProgrammableGateArray,中文翻译为现场可编程门阵列)的NVMe(英文全称为Non-VolatileMemoryExpress,中文翻译为快速非易失性存储)SSD(英文全称为:SolidStateDisk,中文翻译为固态硬盘)只读保护方法,来解决对硬盘操作过程中对数据的损坏问题。

本发明解决其技术问题所采用的技术方案是:

一种基于FPGA的NVMeSSD只读保护方法,将CPU(英文全称为CentralProcessingUnit,中文翻译为中央处理器)控制单元、PCIE设备只读单元、接口电路集成在FPGA上,FPGA上还设置有USB(英文全称为UniversalSerialBus,中文翻译为通用串行总线)和SATA(英文全称SerialAdvancedTechnologyAttachment,中文翻译为串行高级技术附件)/eSATA(英文全称ExternalSerialAdvancedTechnologyAttachment,中文翻译为外部串行高级技术附件)接口;CPU控制单元、PCIE设备只读单元、接口电路依次串联连接,NVMeSSD通过接口电路与FPGA连接;CPU在FPGA中进行写保护以及读取操作。

进一步的,CPU控制单元中,CPU对DMA(英文全称为DirectionalMemoryAccess,中文翻译为直接内存访问)传输状态机进行配置,DMA包括读操作、写保护操作以及仲裁;DMA运行步骤为,初始条件下,DMA处于复位状态,通过读取DMA信息标示符来判断当前是否处于空闲状态,并从内部读取DMA控制信息,并相应的进行读操作或写保护操作。

进一步的,PCIE设备只读单元包括IP(英文全称为InternetProtocol,中文翻译为网络之间互连的协议)模块,IP模块连接CPU控制单元。

进一步的,接口电路的一端设置有SFF-8639接口,SFF-8639接口连接NVMeSSD;接口电路的另一端设置有USB3.0接口和SATA/eSATA接口。

进一步的,CPU通过USB3.0接口和SATA/eSATA接口对NVMeSSD进行读操作。

进一步的,CPU通过SFF-8639接口对NVMeSSD进行写保护操作。

本发明的一种基于FPGA的NVMeSSD只读保护方法和现有技术相比,具有以下有益效果:本发明中CPU通过FPGA中SFF-8639接口直接连接NVMeSSD,在FPGA中通过程序进行写保护操作,并通过USB和SATA/eSATA接口进行读操作,读取速率快,通过FPGA实现CPU与NVMeSSD数据的直接互联,对数据实现完整保护;同时数据通道稳定,提高了数据在传输过程的稳定性。

附图说明

图1为本发明中FPGA架构及CPU控制单元;

图中,DMARead表示DMA读操作,DMAWrite表示DMA写操作,DMAControl表示DMA仲裁,Common表示公用信号,DATA表示数据信号。

具体实施方式

下面结合图1对本发明作进一步说明。

一种基于FPGA的NVMeSSD只读保护设计方法,将CPU控制单元、PCIE设备只读单元、接口电路集成在FPGA上,FPGA上还设置有USB和SATA/eSATA接口;CPU控制单元、PCIE设备只读单元、接口电路依次串联连接,NVMeSSD通过接口电路与FPGA连接;CPU在FPGA中进行写保护以及读取操作。

其结构包括CPU控制单元、PCIE设备只读单元、接口电路。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司,未经浪潮电子信息产业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201510533694.X/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top