[发明专利]一种碳化硅外延材料及其生产方法

说明书

本发明公开了一种碳化硅外延材料及其生产方法，涉及半导体技术领域，本发明碳化硅外延材料顺次包括碳化硅衬底、第一外延层和第二外延层，本发明生产方法包括第一次外延生长、电感耦合等离子体刻蚀和第二次外延生长等步骤，能够降低第二外延层中的基矢面位错密度，并提高碳化硅外延材料的整体质量，极具推广前景。

技术领域

本发明涉及半导体技术领域，尤其涉及一种碳化硅外延材料。

背景技术

碳化硅（SiC）作为一种宽禁带半导体材料，具有高热导率、高击穿电场、高饱和电子漂移速率和高键合能等突出优点，其优异的性能能够满足现代电子技术对高温、高频、高功率和抗辐射等方面的要求。

由于碳化硅衬底材料的质量和表面不能够满足直接制造器件的要求，因此需要在SiC晶圆的表面外延生长碳化硅外延层，该层具有更高的质量，其电学性能优于SiC晶圆，并且具有更好的可控性和可重复性。

现有技术中，外延生长碳化硅的方法有很多种，其中化学气相沉积法（CVD）生长技术由于其可重复性好、薄膜质量好及生产效率相对较高等优势，成为目前大批量生产SiC外延薄膜所广泛使用的方法。

但是，外延过程中，SiC衬底中的部分位错缺陷会延伸至外延层中，因此SiC外延材料中仍然存在数种位错缺陷，其中基矢面位错（BPD）对SiC双极型功率器件的影响十分严重。BPD会导致正向电压降漂移，同时还为堆垛层错的生长提供了成核位，使得BPD转化为堆垛层错。此外，在偏晶向SiC衬底上进行同质外延时，外延层中的基矢面位错也主要来自于衬底。统计表明，SiC衬底中70%～90%的基矢面位错会转化为螺旋刃位错（TED），而剩余的10%～30%的基矢面位错会由衬底延伸至外延层中，因此，碳化硅外延层基矢面位错的密度大约在10³ cm^-2量级，即每平方厘米的个数在1000～10000个左右。

现有技术中，Chen（J. Appl. Phys. 2005. 98, 114907）等人报道了在较小偏角度衬底上外延可以有效降低SiC外延材料中的基矢面位错密度，但是该方法受限于SiC衬底，缺乏通用性，并不能从根本上解决问题。

发明内容

本发明要解决的技术问题是：针对上述现有技术的不足，提供一种碳化硅外延材料，该材料具有两层外延层，且对第一外延层上的基失面位错区域进行电感耦合等离子体刻蚀处理，从而不仅能够降低第二外延层中的基矢面位错密度和数量，还能提高第一外延层的表面形貌，进而大大提升SiC外延材料的整体品质和质量。

针对上述现有技术的不足，本发明还提供一种碳化硅外延材料的生产方法，该方法采用电感耦合等离子体刻蚀技术对外延生长中出现的基矢面位错区域进行优先刻蚀，刻蚀过程简便可控、易于操作且具有通用性，刻蚀能够在第一外延层上形成微观刻蚀坑形貌，从而有利于使基矢面位错转化为刃位错，起到降低基矢面位错的效果，并能提高SiC外延材料的整体质量。

为解决上述技术问题，本发明所采取的技术方案是：

一种碳化硅外延材料，其在结构上顺次包括碳化硅衬底、第一外延层和第二外延层，其中，第一外延层上的基失面位错区域经过电感耦合等离子体刻蚀处理，第二外延层的基矢面位错密度小于10⁴cm^-2。进一步地，第二外延层的基矢面位错密度为10² cm^-2量级，即每平方厘米的个数为100～1000个。

由于第一外延层只是为了给刻蚀提供条件，因此其厚度只要满足刻蚀要求即可，不宜过厚或过薄，作为优选，第一外延层的厚度为1～10微米。

上述碳化硅外延材料的生产方法，其包括如下步骤：

（1）采用化学气相沉积法在碳化硅衬底上生长第一外延层，第一外延层具有若干基矢面位错区域；