[发明专利]异质沟道槽型栅CMOS集成器件及其制备方法

说明书

本发明涉及一种异质沟道槽型栅CMOS集成器件及其制备方法，该制备方法包括:选取SOI衬底；形成SiGe层；连续生长N型应变Ge层和N型应变Si层；采用刻蚀工艺形成隔离沟槽，形成NMOS有源区和PMOS有源区；刻蚀NMOS有源区表面的N型应变Si层，并注入N型离子以形成增强型NMOS有源区；在指定的栅极区表面采用刻蚀工艺形成双倒梯形凹槽；在表面生长氧化层，刻蚀部分区域的氧化层形成PMOS栅介质层；向PMOS有源区表面注入P型离子形成PMOS源漏区；在PMOS的栅介质层表面生长栅极材料形成PMOS栅极；在所述NMOS栅极区生长栅极材料形成NMOS栅极；金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成异质沟道槽型栅CMOS集成器件。

技术领域

本发明属于半导体集成电路技术领域，尤其涉及一种异质沟道槽型栅CMOS集成器件及其制备方法。

背景技术

微电子技术是现代电子信息技术的直接基础，它的发展有力推动了通信技术，计算机技术和网络技术的迅速发展，成为衡量一个国家科技进步的重要标志。美国贝尔研究所的三位科学家因研制成功第一个结晶体三极管，获得1956年诺贝尔物理学奖。晶体管成为集成电路技术发展的基础，现代微电子技术就是建立在以集成电路为核心的各种半导体器件基础上的高新电子技术。集成电路的生产始于1959年，其特点是体积小、重量轻、可靠性高、工作速度快。

对半导体产业发展产生巨大影响的“摩尔定律”之处：集成电路芯片上的晶体管数目，约每18个月翻一番，性能也翻一番。40多年来，世界半导体产业始终按照这条定律不断地发展。但是，随着器件特征尺寸的不断减小，尤其是进入纳米尺寸之后，微电子技术的发展越来越逼近材料、技术和器件的极限，面临着巨大的挑战。当器件特征尺寸缩小到65nm以后，纳米尺寸器件中的短沟效应、强场效应、量子效应、寄生参量的影响，工艺参数误差等问题对器件泄露电流、亚阈特性、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将更加严重。

为了解决上述问题，新材料、新技术和新工艺被应用，但效果并不十分理想。比如：隧穿二极管虽然电流开关比很高，但制作成本高，开态电流小；石墨烯材料载流子具有极高的迁移率，但禁带宽度问题一直没有很好的得以解决。FinFET器件可以有效减小系漏电流，但是工艺复杂且提升效果有限。而应变Si材料与应变Ge材料能够有效提升器件性能并且工艺相对易实现，从而可以使CMOS集成电路芯片性能得到明显改善。因此，如何制作一种高性能的CMOS集成器件就变得及其重要。

发明内容

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种异质沟道槽型栅CMOS集成器件及其制备方法。

具体地，本发明实施例提出的一种异质沟道槽型栅CMOS集成器件的制备方法，包括：

(a)选取SOI衬底；

(b)在所述SOI衬底上形成SiGe层；

(c)在所述SiGe层表面连续生长N型应变Ge层和N型应变Si层；

(d)在所述N型应变Si层表面上采用刻蚀工艺形成隔离沟槽，以分离形成NMOS有源区和PMOS有源区；

(e)刻蚀所述NMOS有源区表面的所述N型应变Si层，并向所述NMOS有源区内注入N型离子以形成增强型NMOS有源区；

(f)在所述增强型NMOS有源区指定的栅极区表面采用刻蚀工艺形成双倒梯形凹槽；

(g)在所述增强型NMOS有源区和所述PMOS有源区表面生长氧化层，利用干法刻蚀工艺刻蚀所述PMOS有源区表面部分区域的所述氧化层，形成PMOS栅介质层；

(h)采用离子注入工艺向所述PMOS有源区表面注入P型离子形成PMOS源漏区；

(i)在所述PMOS的栅介质层表面生长栅极材料形成PMOS栅极；