[发明专利]修复电路及包括修复电路的半导体存储器件

说明书

修复电路包括正常解码器，适用于响应于第一控制信号而解码输入地址的部分输入地址；比较单元，适用于响应于第二控制信号而比较所述部分输入地址与修复地址的部分修复地址，并当所述部分输入地址与所述部分修复地址彼此对应时，比较单元产生列修复信号；以及冗余解码器，适用于响应于列修复信号而解码所述修复地址。

相关申请的交叉引用

本申请要求2014年10月14日提出的申请号为10-2014-0138225的韩国专利申请的优先权，在此通过引用将其整体并入。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，尤指一种包括修复电路的半导体存储器件，所述修复电路用于修复有缺陷的存储单元。

背景技术

图1为说明传统半导体存储器件的示图。

请参照图1，半导体存储器件包括正常单元阵列110、冗余单元阵列120、比较单元130、控制单元140、正常解码器150和冗余解码器160。

正常单元阵列110包括对应于多个行地址(图未示)和多个列地址CADD而以多个行线(图未示)和多个列线配置的多个存储单元。

冗余单元阵列120包括用于取代有缺陷的存储单元的多个存储单元。

正常单元阵列110包括对应于多个正常列信号的正常列线BL1至BLN，且冗余单元阵列120包括对应于多个冗余列信号的多个冗余列线RBL1至RBLM。

比较单元130接收来自外部(例如器件的外部源)的列地址CADD和修复地址YRA。所述修复地址YRA可以自储存缺陷信息的储存单元(图未示)而被接收。比较单元130可以比较所述列地址CADD和多个修复地址YRA，并输出比较结果作为多个列修复信号SYEB。

控制单元140接收多个列修复信号SYEB。即使当多个列修复信号SYEB之一被激活时，控制单元140激活截止(cut-off)信号YIKILLB，意指自外部施加的列地址CADD为有缺陷的地址。

正常解码器150接收所述列地址CADD、测试信号TDBLEYI和截止信号YIKILLB。通过驱动双列线、而非单列线，测试信号TDBLEYI可以被激活以执行测试操作。当截止信号YIKILLB被去激活且测试信号TDBLEYI被激活时，正常解码器150忽略所述列地址CADD的最高有效位，并解码被接收的列地址CADD，以输出被解码的信号。正常解码器150激活对应于被解码的信号的所述正常列线BL1:N。当截止信号YIKILLB被激活时，正常解码器150中断所述列地址CADD的解码操作。

冗余解码器160接收且解码多个列修复信号SYEB，并激活冗余单元阵列120的与被激活的列修复信号SYEB相对应的冗余列线RBL1:M。

接着进行操作的描述，通过驱动双列线，被激活的测试信号TDBLEYI输入至正常解码器150以执行测试操作。通过比较所述列地址CADD与所述修复地址YRA，若比较结果被确定为所述列地址CADD和所述修复地址YRA未彼此对应，则列修复信号SYEB被去激活，且因此控制单元140的截止信号YIKILLB被去激活。当所述列地址CADD和测试信号TDBLEYI被使能时，正常解码器150忽略所述列地址CADD的最高有效位，并解码被接收的列地址CADD，以输出被解码的信号。正常解码器150可以激活对应于被解码的信号的所述正常列线BL1:N。由于正常解码器150响应于测试信号TDBLEYI而忽略所述列地址CADD的最高有效位，故在所述正常列线BL1:N当中的第一正常列线和第二正常列线最后可以被激活。