[发明专利]FPGA实现的单通道信号脉宽高精度测量方法和装置

权利要求书

1.一种FPGA实现的单通道信号脉宽高精度测量方法，包括如下步骤：

通过FPGA内至少一个进位连线资源构成延迟链，每个进位连线资源有多个抽头，部分抽头输出测量信号的上升沿在所述延迟链上的状态信息，部分抽头输出为测量信号的下降沿在所述延迟链上的状态信息；

使用进位连线资源CARRY4，将待测信号的上升沿通过多路器延迟补偿输出，将待测信号的下降沿通过异或门翻转成上升沿输出，二者再接入D触发器组进行上升沿状态的捕获和锁存；

使用探测电路控制多路选择器，分别选择所述上升沿的状态信息和下降沿的状态信息，使之分别输入译码单元进行译码，其中，所述探测电路用于识别所述上升沿的状态信息和下降沿的状态信息。

2.如权利要求l所述的单通道信号脉宽高精度测量方法，其特征在于，所述多路选择器在选择所述上升沿的状态信息和下降沿的状态信息之前，对来自D触发器组锁存的状态信息进行识别，以确定其为上升沿的状态信息还是下降沿的状态信息。

3.如权利要求1所述的单通道信号脉宽高精度测量方法，其特征在于，所述FPGA是Xilinx FPGA，进位连线资源为CARRY4，每个CARRY4有三个抽头输出CO0、O2和CO3，其中CO0和CO3的输出为上升沿在延迟链上的状态信息；O2的输出为下降沿在延迟链上的状态信息；二者均以信号上升沿的形式输出至D触发器组锁存。

4.如权利要求1至3中任一所述的单通道信号脉宽高精度测量方法，其特征在于，所述多路选择器为2∶1多路选择器。

5.一种FPGA实现的单通道信号脉宽高精度测量装置，包括粗计数单元、细时间测量单元和译码单元，所述细时间测量单元包括延迟链、D触发器组和多路选择器，其中，

所述延迟链有多个抽头，部分抽头输出测量信号的上升沿在所述延迟链上的状态信息，部分抽头输出为测量信号的下降沿在所述延迟链上的状态信息，使用进位连线资源CARRY4，将待测信号的上升沿通过多路器延迟补偿输出，将待测信号的下降沿通过异或门翻转成上升沿输出，二者再接入D触发器组进行上升沿状态的捕获和锁存；

所述D触发器组用于对所述状态信息进行锁存；

所述多路选择器分别选择所述上升沿的状态信息和下降沿的状态信息，使之分别输入所述译码单元。

6.如权利要求5所述的FPGA实现的单通道信号脉宽高精度测量装置，其特征在于，所述细时间测量单元还包括探测电路，其连接于所述多路选择器的选择控制端，用于识别所述上升沿的状态信息和下降沿的状态信息，以对多路选择器的输出进行控制。

7.如权利要求6所述的FPGA实现的单通道信号脉宽高精度测量装置，其特征在于，所述探测电路包括一个反相器、一个D触发器和一个两输入与门，其中，

所述与门的一个输入端连接于D触发器的输出端，另一端连接输入信号；

所述D触发器的一个输入端连接所述反相器的输出端，另一输入端连接时钟信号；

所述反相器的输入端为所述输入信号。

8.如权利要求5～7中任一项所述的单通道信号脉宽高精度测量装置，其特征在于，所述FPGA是Xilinx FPGA，进位连线资源为CARRY4，每个CARRY4有三个抽头输出CO0、O2和CO3，其中CO0和CO3的输出为上升沿在延迟链上的状态信息；O2的输出为下降沿在延迟链上的状态信息。

9.如权利要求8所述的FPGA实现的单通道信号脉宽高精度测量装置，其特征在于，所述多路选择器为2∶1多路选择器。