[发明专利]半导体器件

权利要求书

1.一种半导体器件，其包括：

第一存储器阵列，其包括：以矩阵方式布置的多个存储器单元，与所述存储器单元的列分别对应的多条位线，以及与所述存储器单元的行分别对应的多条字线；

感测放大器，其被构造为放大流过第一输出信号线和第二输出信号线的电流的差；

耦接切换单元，其被构造为基于指定模式来切换在所述第一输出信号线以及所述第二输出信号线与所述第一存储器阵列的所述位线之间的耦接，所述指定模式包括第一模式和第二模式，所述第一模式通过对流经作为读目标的存储器单元的电流进行比较来执行数据读取，所述第二模式通过对流经作为存储了互补数据的读目标的第一和第二存储器单元的电流进行比较来执行数据读取；以及

第二存储器阵列，其包括：以矩阵方式布置的多个存储器单元，与所述存储器单元的列分别对应的多条位线，以及与所述存储器单元的行分别对应的多条字线，

其中，在所述第一模式中，所述耦接切换单元将与作为所述读目标的所述存储器单元对应的所述第一存储器阵列的位线耦接到所述第一输出信号线，并且将参考电流源耦接到所述第二输出信号线，

其中，在所述第二模式中，所述耦接切换单元将与作为所述读目标的所述第一和第二存储器单元对应的所述第一存储器阵列的第一位线和第二位线分别耦接到所述第一输出信号线和所述第二输出信号线，

其中，所述耦接切换单元还切换在所述第一输出信号线以及所述第二输出信号线与所述第二存储器阵列的所述位线之间的耦接，以及

其中，当在所述第一模式中来读取所述第一存储器阵列中包括的存储器单元的数据时，所述耦接切换单元将与作为所述读目标的所述存储器单元对应的所述第一存储器阵列的位线耦接到所述第一输出信号线，并且将所述第二存储器阵列的任一条所述位线以及所述参考电流源耦接到所述第二输出信号线。

2.根据权利要求1所述的半导体器件，

其中，所述存储器单元中的每个包括：

第一主电极；

第二主电极；以及

控制电极，

其中，所述控制电极被耦接到对应的字线，

其中，所述第一主电极被耦接到对应的位线，

其中，所述第二主电极被耦接到除了未被用于数据存储的特定列的存储器单元之外的基准电位节点，并且所述第一存储器阵列的所述特定列的每个存储器单元的所述第二主电极未被耦接到所述基准电位节点。

3.根据权利要求1所述的半导体器件，

其中，所述半导体器件还包括：

多条主位线，所述多条主位线是针对所述第一存储器阵列的每列以及针对所述第二存储器阵列的每列来被设置的，并且被所述第一存储器阵列和所述第二存储器阵列共享，

其中，所述耦接切换单元包括：

第一切换单元，其可操作用于切换在每条所述主位线与所述第一存储器阵列的对应列的位线之间的耦接；

第二切换单元，其可操作用于切换在每条所述主位线与所述第二存储器阵列的对应列的位线之间的耦接；以及

第三切换单元，其可操作用于切换在所述主位线与所述第一输出信号线以及所述第二输出信号线之间的耦接，

其中，在所述第二模式中被读取的互补数据被分别存储在与不同的主位线对应的所述第一存储器单元和所述第二存储器单元中，

其中，当在所述第一模式中来读取在所述第一存储器阵列中包括的存储器单元的数据时，所述第一切换单元将与作为所述读目标的所述存储器单元对应的所述第一存储器阵列的位线耦接到对应的第一主位线，所述第二切换单元将所述第二存储器阵列的对应位线中的一条耦接到与所述第一主位线不同的第二主位线，以及所述第三切换单元将所述第一主位线耦接到所述第一输出信号线并且将所述第二主位线和所述参考电流源耦接到所述第二输出信号线，以及

其中，当在所述第二模式中来读取在所述第一存储器阵列中包括的所述第一存储器单元和所述第二存储器单元的互补数据时，所述第一切换单元将与所述第一存储器单元对应的所述第一存储器阵列的位线耦接到对应的第一主位线，并且将与所述第二存储器单元对应的所述第一存储器阵列的位线耦接到对应的第二主位线，以及所述第三切换单元将所述第一主位线和所述第二主位线分别耦接到所述第一输出信号线和所述第二输出信号线。