[发明专利]一种提高ADC采样精度的电路结构及方法

说明书

本发明公开了一种提高ADC采样精度的电路结构及方法，包括信号输入端、10dB衰减模块、二选一控制开关、ADC、第一20dB增益模块、第二20dB增益模块、第三20dB增益模块、四选一控制开关及FPGA。本发明能够提高ADC采样精度。

技术领域

本发明属于集成电路技术领域，涉及一种提高ADC采样精度的电路结构及方法。

背景技术

模数转换器(ADC)目前在各个领域有着广泛的运用。模数转换器作为常用的电子装置，其作用是将模拟电路中的采集量进行转换并发送至数字电路的处理器中进行处理与分析，其工作原理是将模拟电压与数字信号进行对应，根据采集电压与参考电压基准的差值关系，以确定对应的数字量，ADC精度的提高是ADC研究中的重点，有很多研究集中在ADC本身的结构创新和算法创新，也有部分研究着力于ADC外部电路的创新来提高其精度。对于一款ADC，当采样点幅值越接近于参考电压的时候，相对误差较小，但是采样点幅值远小于参考电压的时候，相对误差会越来越大。如果输入信号是一正弦信号，从最高点到最低点期间采样点幅值在慢慢变小，相对误差有变大的趋势，如何通过外部电路创新有效的改善这一问题来提高ADC的精度，有着较大的研究意义和运用价值。

发明内容

本发明的目的在于克服上述现有技术的缺点，提供了一种提高ADC采样精度的电路结构及方法，该装置及方法能够提高ADC采样精度。

为达到上述目的，本发明所述的提高ADC采样精度的电路结构，其特征在于，包括信号输入端、10dB衰减模块、二选一控制开关、ADC、第一20dB增益模块、第二20dB增益模块、第三20dB增益模块、四选一控制开关及FPGA；

信号输入端与10dB衰减模块的输入端及二选一控制开关的第一个输入端相连接，10dB衰减模块的输出端与二选一控制开关的第二个输入端相连接，二选一控制开关的输出端与第一20dB增益模块的输入端及四选一控制开关的第一个输入端相连接，第一20dB增益模块的输出端与第二20dB增益模块的输入端及四选一控制开关的第二个输入端相连接，第二20dB增益模块的输出端与四选一控制开关的第三个输入端及第三20dB增益模块的输入端相连接，第三20dB增益模块的输出端与四选一控制开关的第四个输入端相连接，四选一控制开关的输出端与ADC的输入端相连接，ADC的输出端与FPGA的输入端相连接，FPGA的输出端与二选一控制开关的控制信号输入端及四选一控制开关的控制信号输入端相连接。

FPGA通过控制二选一控制开关及四选一控制开关使原始信号产生了-10dB、0dB、10dB、20dB、30dB、40dB、50dB以及60dB总共8个档位的增益。

FPGA的输出端还连接有存储器。

本发明所述的提高ADC采样精度的方法包括以下步骤：

1)初始化FPGA，FPGA控制二选一控制开关及四选一控制开关，使四选一控制开关输出第一个采样点采集的原始信号，ADC获取第一个采样点采集的原始信号，并将所述第一个采样点采集的原始信号转发至FPGA中，FPGA输出所述第一个采样点采集的原始信号，并获取第一个采样采集点的原始信号的幅值；

2)设ADC的参考电压范围为-Vref～Vref，将ADC的参考电压范围划分为八个数据区间，八个数据区间分别对应八个8个档位的增益；

3)在当前采样点采集原始信号的过程中，FPGA判断上一个采样点采集的原始信号的幅值所属的数据区间，并根据上一个采样点采集的原始信号的幅值所属数据区间对应档位的增益产生第一控制信号及第二控制信号，二选一控制开关及四选一控制开关根据所述第一控制信号及第二控制信号使二选一控制开关及四选一控制开关对原始信号的增益为上一个采样点采集的原始信号的幅值对应档位的增益，当前采样点采集的原始信号经二选一控制开关、四选一控制开关及ADC后输入至FPGA中，FPGA将接收到的信号还原为当前采样点采集的原始信号，并输出所述当前采样点采集的原始信号，同时获取当前采样点采集的原始信号的幅值；