[发明专利]具有突变隧穿结的PNIN/NPIP型SSOITFET及制备方法

权利要求书

1.一种具有突变隧穿结的PNIN/NPIP型SSOI TFET的制备方法，其特征在于，包括步骤：

(a)制备SSOI衬底；

(b)在所述SSOI衬底上采用干法刻蚀工艺形成浅沟槽隔离；

(c)在所述SSOI衬底上的指定漏区位置处光刻形成漏区图形，采用注入工艺进行N型离子注入形成掺杂浓度为5×10¹⁸cm^-3的漏区；

(d)在所述SSOI衬底上指定源区位置处采用干法刻蚀工艺形成源区沟槽；

(e)采用离子注入工艺向所述源区沟槽的侧壁倾斜一定角度注入离子，以在沟道内靠近所述源区沟槽的侧壁处形成薄层掺杂区，且所述薄层掺杂区的掺杂类型与所述漏区的掺杂类型相同；

(f)利用LPCVD工艺，在600℃至950℃的温度下，利用选择性单晶硅外延生长方法在所述源区沟槽内淀积硅材料，并同时通入掺杂气体进行原位掺杂形成掺杂浓度为2×10²⁰cm^-3的源区；

(g)在所述SSOI衬底表面形成栅介质层和前栅极层，采用干法刻蚀工艺形成前栅，在所述SSOI衬底的背面形成背栅极层，采用干法刻蚀工艺形成背栅；

(h)光刻引线窗口，淀积金属，光刻引线，形成所述源区、所述漏区、所述前栅和所述背栅的金属引线，最终形成具有突变隧穿结的PNIN/NPIP型SSOI TFET。

2.如权利要求1所述的制备方法，其特征在于，步骤(a)包括：

(a1)在一Si基片上外延生长渐变SiGe层、固定组分的弛豫SiGe层及应变Si层；

(a2)向所述应变Si层表面注入一定剂量的H离子，并与表面包括氧化层的另一Si基片进行键合，剥离处理后，在所述另一Si基片上依次包括所述氧化层、所述应变Si层及所述弛豫SiGe层；

(a3)去除所述另一Si基片上的所述弛豫SiGe层及部分应变Si层形成所述SSOI衬底。

3.如权利要求1所述的制备方法，其特征在于，步骤(d)包括：

(d1)在所述SSOI衬底的顶层应变Si表面形成保护层；

(d2)利用光刻工艺在所述保护层上形成隔离区图形；

(d3)利用干法刻蚀工艺刻蚀所述保护层及所述顶层应变Si以形成所述源区沟槽。

4.如权利要求1所述的制备方法，其特征在于，步骤(e)包括：

(e1)采用倾斜离子注入工艺向所述源区沟槽的侧壁倾斜一定角度注入离子，以在沟道内靠近所述源区沟槽的侧壁处形成薄层掺杂区，且所述薄层掺杂区的掺杂类型与所述漏区的掺杂类型相同；

(e2)利用退火工艺激活所述薄层掺杂区和所述漏区中的杂质。

5.如权利要求1所述的制备方法，其特征在于，步骤(g)包括：

(g1)对所述源区沟槽进行平整化处理；

(g2)在所述源区沟槽内在选择性外延生长所述硅材料，同时通入掺杂气体对所述硅材料进行原位掺杂,以形成所述源区。

6.如权利要求1所述的制备方法，其特征在于，所述栅介质层为铪基材料、Al₂O₃、La₂O₃、ZrO₂或LaAlO中的任意一种。