[发明专利]USB存储器装置有效
申请号: | 201510556163.2 | 申请日: | 2015-09-02 |
公开(公告)号: | CN105427878B | 公开(公告)日: | 2018-06-01 |
发明(设计)人: | 山田雄太;三桥刚;浅田顺一 | 申请(专利权)人: | 东芝存储器株式会社 |
主分类号: | G11C7/10 | 分类号: | G11C7/10 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 张世俊 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基准电位 电连接 外部设备 衬底 配线 壳体 半导体芯片 导电性 存储数据 减少噪声 | ||
1.一种通用串行总线存储器装置,其特征在于包括:
衬底,设置有能够存储数据的半导体芯片、能够与外部设备电连接的多个动作用接口、基准电位接口、及基准电位配线;及
壳体,将所述衬底保持于内部并且与所述基准电位接口电连接,且具有导电性;
且
所述动作用接口之一从所述外部设备被赋予基准电位,
所述基准电位配线将和所述外部设备的基准电位电连接的所述动作用接口与所述基准电位接口电连接,
所述动作用接口包含:第1接口,能够从所述外部设备接收电源电位;第2接口,在与所述外部设备之间收发信号;以及第3接口,能够从所述外部设备接收基准电位;
所述衬底还具备:控制用芯片,能够控制所述半导体芯片;以及配线,将所述电源电位传送至所述半导体芯片及所述控制用芯片,且将所述信号传送至所述控制用芯片;且
所述基准电位配线将利用所述第3接口接收的所述基准电位传送至所述基准电位接口;
还具备:在所述壳体内固定所述衬底的固定部件,
所述动作用接口设置在所述衬底的前方表面,所述基准电位接口在所述衬底的后方表面设置有两个,
所述壳体在其一部分区域具有凹陷的形状,该凹陷部分作为连接部发挥功能,在所述连接部的前后方向形成有开口部,所述固定部件的插入至所述壳体之侧的前端部一分为二,该两个前端部的底面具有成为挂钩状的挂钩部,所述固定部件的前端部贯通所述连接部的开口部,且处于前端部的底面的所述挂钩部钩在所述连接部上。
2.根据权利要求1所述的通用串行总线存储器装置,其特征在于:
所述壳体在与所述基准电位接口接触的部分具有凸型形状。
3.根据权利要求1所述的通用串行总线存储器装置,其特征在于:
所述壳体在与所述基准电位接口接触的部分具有弹簧型形状。
4.根据权利要求1至3中任一项所述的通用串行总线存储器装置,其特征在于:
还具备设置于所述基准电位接口的表面的导电体;且
所述导电体与所述壳体接触,由此,所述基准电位接口与所述壳体电连接。
5.根据权利要求1至3中任一项所述的通用串行总线存储器装置,其特征在于:
所述具有导电性的壳体包含金属或导电性的树脂。
6.根据权利要求1至3中任一项所述的通用串行总线存储器装置,其特征在于:
所述基准电位接口形成于所述衬底的上表面。
7.根据权利要求1至3中任一项所述的通用串行总线存储器装置,其特征在于:
所述基准电位接口形成于所述衬底的侧面。
8.根据权利要求1所述的通用串行总线存储器装置,其特征在于:
所述固定部件包含导电性的树脂,且与所述基准电位接口电连接。
9.根据权利要求8所述的通用串行总线存储器装置,其特征在于:
所述固定部件在与所述基准电位接口接触的部分具有凸型形状。
10.根据权利要求8所述的通用串行总线存储器装置,其特征在于:
所述固定部件在与所述基准电位接口接触的部分具有弹簧型形状。
11.根据权利要求1至3中任一项所述的通用串行总线存储器装置,其特征在于:
所述衬底还设置有半导体元件、以及被覆所述半导体芯片及所述半导体元件的树脂。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510556163.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种堆外核测量系统双地分离的方法
- 下一篇:发饰优盘