[发明专利]具有突变隧穿结的UTB‑SOI隧穿场效应晶体管及制备方法

说明书

技术领域

本发明属于半导体集成电路技术领域，尤其涉及一种具有突变隧穿结的UTB-SOI隧穿场效应晶体管及制备方法。

背景技术

集成电路(Integrated Circuit, 简称IC)技术遵循“Moore定律”的发展进入了纳米尺度，来自短沟道效应、寄生效应以及量子隧穿等问题的挑战使得传统的微电子器件技术越来越难以满足IC技术持续发展的要求，特别是日益严重的功耗问题，已经成为延续“Moore定律”的最大瓶颈。

隧穿场效应晶体管 (Tunneling Field Effect Transistor, 简称TFET) 采用带带隧穿物理机制，使其亚阈摆幅不受传统MOSFET亚阈摆幅极限值KT/q的限制，并且具有关态电流小，频率特性好以及静态功耗低等优势，被认为是延续“Moore定律”的重要途径。

但是，目前硅基TFET面临着驱动电流小以及亚阈值斜率相对于理论值退化的问题，使其应用受到了限制。因此，提高其驱动电流及获得超低的亚阈值斜率成为硅基TFET亟待解决的问题。

发明内容

为了克服现有硅基TFET器件驱动电流小以及亚阈值斜率相对于理论值退化的问题，本发明提出一种具有突变隧穿结的UTB-SOI隧穿场效应晶体管及制备方法。该器件可实现隧穿结陡峭的掺杂浓度梯度和可控的隧穿结面积，有效提高器件驱动电流以及降低亚阈斜率，同时能有效的抑制双向导通特性，保持低的泄漏电流。

具体地，本发明实施例提出的一种具有突变隧穿结的UTB-SOI隧穿场效应晶体管的制备方法，包括步骤：

步骤a、选取UTB-SOI衬底；

步骤b、在所述UTB-SOI衬底上形成浅沟槽隔离；

步骤c、在所述UTB-SOI衬底上的指定位置处光刻形成漏区图形，采用带胶离子注入工艺形成漏区；

步骤d、在所述UTB-SOI衬底上异于所述指定位置处采用干法刻蚀工艺形成源区沟槽；

步骤e、在所述源区沟槽内淀积硅材料，并同时进行原位掺杂，形成掺杂浓度高于所述漏区的源区；

步骤f、在所述UTB-SOI衬底的顶层硅表面形成栅介质层和前栅极层，刻蚀形成前栅；

步骤g、光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅金属引线，以形成所述具有突变隧穿结的UTB-SOI隧穿场效应晶体管。

在本发明的一个实施例中，在步骤f之后，还包括：

步骤x、在所述UTB-SOI衬底的底层硅表面形成背栅极层，刻蚀形成背栅；

相应地，步骤g包括：

光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅、背栅金属引线，以形成所述具有突变隧穿结的UTB-SOI隧穿场效应晶体管。

在本发明的一实施例中，步骤c包括：

步骤c1、利用光刻工艺在所述UTB-SOI衬底上的指定位置光刻形成所述漏区图形；

步骤c2、利用带胶离子注入的方法对所述指定位置处注入杂质以形成所述漏区；

步骤c3、去除光刻胶；

步骤c4、利用退火工艺激活所述漏区中的杂质。

在本发明的一实施例中，步骤d包括：

步骤d1、在所述UTB-SOI衬底表面形成保护层；

步骤d2、利用光刻工艺在所述保护层上形成隔离区图形；

步骤d3、利用干法刻蚀工艺在所述隔离区图形的位置处刻蚀所述保护层及所述UTB-SOI衬底的顶层硅以形成所述源区沟槽。

在本发明的一实施例中，步骤e包括：

步骤e1、对所述源区沟槽进行平整化处理；

步骤e2、在所述源区沟槽内在选择性外延生长所述硅材料，同时通入掺杂气体对所述硅材料进行原位掺杂, 以形成掺杂浓度高于所述漏区的所述源区。

在本发明的一实施例中，步骤f包括：

步骤f1、利用化学气相淀积的方法在所述UTB-SOI衬底的顶层硅表面淀积高K材料层，作为所述栅介质层；

步骤f2、利用化学气相淀积的方法在所述栅介质层表面淀积多晶硅栅材料，作为所述前栅极层；

步骤f3、利用干法刻蚀工艺刻蚀所述栅介质层和所述前栅极层形成所述前栅。

在本发明的一实施例中，所述栅介质层为铪基材料、Al₂O₃、La₂O₃、ZrO₂或LaAlO中的任意一种。