[发明专利]形成具有隐埋腔和介电支持结构的半导体衬底的方法

说明书

本公开涉及形成具有隐埋腔和介电支持结构的半导体衬底的方法。具体地，公开了一种用于形成半导体器件的方法，包括形成从半导体衬底的第一表面延伸到半导体衬底中的多个沟槽。每一个沟槽都包括与宽部开放连通的窄部，宽部通过窄部与第一表面隔开。相邻沟槽的窄部通过半导体衬底的第一区域横向隔开。相邻沟槽的宽部通过半导体衬底的第二区域横向隔开，第二区域窄于第一区域。该方法还包括通过沟槽的窄部向沟槽的宽部引入氧化剂以氧化相邻沟槽之间的半导体衬底的第二区域，从而形成支持半导体衬底的第一区域的介电支持结构。

技术领域

本发明总体上涉及半导体器件制造，更具体地，涉及具有隐埋腔和介电结构的半导体衬底。

背景技术

集成电路(IC)通常包括形成在半导体衬底中的一个或多个器件(例如，晶体管、二极管、电容器等)。在绝缘体上硅(SOI)技术中，半导体衬底包括绝缘的隐埋层。在一些应用中SOI衬底是优选的，因为绝缘的隐埋层与器件电隔离，这能够提高器件特性。例如，SOI技术的优势包括较低的寄生电容、相邻器件之间降低的串扰以及器件操作期间闭锁状态可能性的降低。

用于形成SOI衬底的已知技术包括SIMOX(注氧隔离)技术和智能切割(SmartCut)技术。在任一种工艺中，半导体衬底的表面被氧化以形成最终用作绝缘的隐埋层的介电层。随后，在衬底内形成多孔层。在智能切割的情况下，多孔层是注氢层，并且晶圆接合被应用，并且沿注氢层隔离衬底。在SIMOX的情况中，多孔层是注氧层。因此，与这些工艺相关联的离子注入和晶圆接合步骤在衬底制造工艺中引入了成本和复杂性。

用于形成SOI衬底的不包括离子注入和晶圆接合的一种可选技术被称为空洞层上硅(SON)技术。在SON技术中，不将氧化物材料(例如，SiO₂)用作隐埋绝缘层，在衬底中设置未填充的空洞。这些未填充的空洞可用于为隐埋绝缘体提供良好的介电特性，因为空洞内的空气具有比氧化物材料低的介电常数。然而，SON技术受到限制，因为增加未填充空洞的尺寸以衬底的机械稳定性为代价。例如，如果空洞占据芯片面积的大部分，则仅有衬底的横向边缘支持衬底的上部。因此，降低了衬底的机械稳定性。

发明内容

根据一个实施例，公开了一种形成半导体器件的方法。该方法包括：形成从半导体衬底的第一表面延伸到半导体衬底中的多个沟槽。每个沟槽均包括与宽部开放连通的窄部，宽部通过窄部与第一表面隔开。相邻沟槽的窄部通过半导体衬底的第一区域横向隔开。相邻沟槽的宽部通过半导体衬底的第二区域横向隔开，第二区域窄于第一区域。该方法还包括通过沟槽的窄部向沟槽的宽部引入氧化剂以氧化相邻沟槽之间的半导体衬底的第二区域，从而形成支持半导体衬底的第一区域的介电支持结构。

根据另一实施例，公开了一种形成绝缘体上硅衬底的方法，其中绝缘体上硅衬底用于在其上形成一个或多个半导体器件。该方法包括：形成从半导体衬底的第一表面延伸的多个沟槽。每个沟槽均包括从第一表面延伸到宽腔部的窄部，宽腔部与第一表面隔开。该方法还包括：氧化沟槽的内侧壁以形成介电支持结构。介电支持结构布置在相邻沟槽的腔部之间且与第一表面隔开。该方法还包括：封闭多个沟槽中的每个沟槽的窄部以在第一表面之下形成隐埋绝缘层。隐埋绝缘层包括沟槽的宽腔部和介电支持结构。

根据另一实施例，公开了一种半导体器件。该半导体器件包括具有第一表面的半导体衬底。该器件还包括一个或多个半导体器件，形成在第一表面上，位于有源区域中。该器件还包括多个腔，位于半导体衬底中，在第一表面之下。该器件还包括介电支持结构，位于每个腔之间并且与第一表面隔开。介电支持结构支持半导体衬底的位于有源区域与腔之间的部分。介电支持结构包括氧化物。

本领域技术人员将在阅读以下详细描述并参照附图的基础上意识到附加特征和优势。

附图说明

附图中的元件没有必要相互按比例绘制。类似的参考标号表示对应的类似部件。所示各个实施例的特征可以进行组合，除非它们相互排斥。在附图中示出了实施例并且在以下描述中进行详细描述。