[发明专利]低功耗读取存储器的方法有效
申请号: | 201510568192.0 | 申请日: | 2015-09-09 |
公开(公告)号: | CN105070313B | 公开(公告)日: | 2018-01-05 |
发明(设计)人: | 方钢锋 | 申请(专利权)人: | 苏州锋驰微电子有限公司 |
主分类号: | G11C7/22 | 分类号: | G11C7/22 |
代理公司: | 无锡市大为专利商标事务所(普通合伙)32104 | 代理人: | 曹祖良,韩凤 |
地址: | 215634 江苏省*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 功耗 读取 存储器 方法 | ||
1.低功耗读取存储器的方法,其特征是:将原始的占空比为50%的时钟信号CLK转变为周期相同且上升沿一致的小脉冲信号CLK_new1,将所述小脉冲信号CLK_new1经过延时单元延时后与CLK_new1自身进行“或”运算,得到一个脉冲宽度大于CLK_new1的新时钟CLK_new2,CLK_new2再经过延时单元延时后与CLK_new2自身进行“或”运算,得到一个脉冲宽度大于CLK_new2的新时钟CLK_new3,如此重复以增加脉冲宽度,直到得到脉冲宽度达到设定值的时钟CLK_final,用时钟CLK_final作为读取存储器的时钟信号;
其中,所述将时钟信号CLK转变为小脉冲信号CLK_new1的方法是:将CLK经过延时单元延时后再经过非门反向,所得信号与CLK进行“与”运算。
2.如权利要求1所述低功耗读取存储器的方法,其特征是:延时单元将信号延时不超过设计要求的信号最小周期。
3.如权利要求1所述低功耗读取存储器的方法,其特征是:所述延时单元将输入信号延时3~5纳秒输出。
4.如权利要求1所述低功耗读取存储器的方法,其特征是:所述延时单元包括偶数个子单元的串联,每个子单元包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管,第一PMOS管源极接电源电压,第一PMOS管漏极和第二PMOS管源极相连,第二PMOS管漏极和第一NMOS管漏极相连并通过一个电容接地之后为输出端,第二PMOS管栅极和第一NMOS管栅极相连为输入端,第一NMOS管源极与第二NMOS管漏极相连,第一PMOS管栅极接第一基准电压Vbp,第二NMOS管栅极接第二基准电压Vbn;第一基准电压Vbp与电源电压之差为恒定,使得第一PMOS管源极到漏极电流为恒定电流,第二基准电压Vbn为恒定,使得第二NMOS管漏极到源极电流为恒定电流。
5.如权利要求4所述低功耗读取存储器的方法,其特征是:利用CMOS带隙基准线路里产生的恒定电流来产生第一基准电压Vbp与电源电压之间的恒定电压差,以及恒定的第二基准电压Vbn。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州锋驰微电子有限公司,未经苏州锋驰微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510568192.0/1.html,转载请声明来源钻瓜专利网。