[发明专利]制造相变化记忆体的方法

说明书

技术领域

本发明是有关于一种相变化记忆体装置的制造方法。

背景技术

计算机或其他电子装置通常配置有各种类型的记忆体，例如随机存取记忆体(RAM)、只读记忆体(ROM)、动态随机存取记忆体(DRAM)、同步动态随机存取记忆体(SDRAM)、相变化随机存取记忆体(PCRAM)或快闪记忆体。相变化记忆体是非挥发性的记忆体，可通过量测记忆体单元的电阻值而获取储存于其中的数据。一般而言，相变化记忆体单元包含加热元件以及相变化单元，相变化单元会因为受热而发生相变化。当通入电流至加热元件时，加热元件将电能转变成热量，所产生的热量促使相变化单元发生相的改变，例如从非晶相(amorphous)转变成多晶相(polycrystalline)。相变化单元在不同的相具有不同的电阻值，经由侦测或读取相变化单元的电阻值，便得以判断记忆体单元的数据型态。缩小各相变化记忆体单元的尺寸维度一直是记忆体制造商努力的目标。

发明内容

本发明的一方面是提供一种相变化记忆体的制造方法，此方法能够形成更小宽度的加热元件，并让相变化元件更快速地发生晶相变化，而且能够有效的提高生产制程的合格率。此方法包含以下的操作：(i)在半导体基材上形成介电层以及贯穿介电层的至少一导电接触结构；(ii)移除导电接触结构的一部分，以在介电层中形成第一凹口，其中导电接触结构的剩余部分构成第一凹口的底部；(iii)形成第一电极于第一凹口内，其中第一电极位于导电接触结构的剩余部分上，第一凹口的剩余空间定义出第二凹口；(iv)在第二凹口中形成加热元件以及填充结构，其中加热元件从第一电极向上延伸，且加热元件的顶部露出填充结构；以及(v)在加热元件以及填充结构上形成相变化元件以及第二电极，其中相变化元件位于加热元件与第二电极之间。

在某些实施方式中，上述操作(iv)包含以下步骤：(a)形成加热材料层于介电层上，并填满第二凹口；(b)形成图案化硬遮罩于加热材料层上，其中图案化硬遮罩与第二凹口至少部分重叠；(c)蚀刻加热材料层，而将图案化硬遮罩的图案移转至加热材料层，而形成图案化加热材料层，其中蚀刻加热材料层包含移除第二凹口内的一部分加热材料层，而形成一第三凹口；(d)形成填充层填充第三凹口；以及(e)移除一部分的填充层、图案化硬遮罩以及一部分的图案化加热材料层，而形成加热元件以及填充结构。

在某些实施方式中，上述步骤(b)形成图案化硬遮罩于加热材料层的步骤包含：形成具有至少一开孔的图案定义层于加热材料层上，其中开孔的侧壁与第二凹口至少部分重叠；沉积硬遮罩材料层覆盖图案定义层的上表面和侧壁；移除沉积在图案定义层上表面的硬遮罩材料层的部分，而在侧壁上形成图案化硬遮罩；以及移除图案定义层。

在某些实施方式中，上述步骤(e)移除一部分的填充层、图案化硬遮罩以及一部分的图案化加热材料层的步骤包含：使用化学机械研磨移除部分的填充层、图案化硬遮罩以及部分的图案化加热材料层，而暴露出介电层。

在某些实施方式中，上述操作(iii)形成第一电极于第一凹口内的包含：沉积第一电极材料层于介电层上，并填充第一凹口；使用化学机械研磨移除位于第一凹口外的第一电极材料层；以及使用蚀刻制程移除第一凹口内一部分的第一电极材料层，而形成第一电极。

在某些实施方式中，加热元件的顶部、填充结构的上表面以及介电层的上表面实质上齐平。

在某些实施方式中，上述操作(v)形成相变化元件以及第二电极包含：依序沉积相变化材料层以及第二电极材料层于加热元件、填充结构以及介电层上；以及图案化相变化材料层及第二电极材料层，而形成相变化元件以及第二电极，其中相变化元件和第二电极具有实质上相同的上视图案。

在某些实施方式中，第二凹口的深度为30nm至100nm，且第二凹口的宽度为40nm至90nm。

在某些实施方式中，加热元件的顶部的宽度为5nm至10nm。

在某些实施方式中，加热元件具有一底部，且底部的宽度为顶部的宽度的3倍至13倍。

附图说明

图1A绘示根据本发明各种实施方式的制造相变化记忆体的方法的流程图；

图1B绘示实现图1A中操作40的步骤流程图；

图2A绘示本发明某些实施方式在执行操作10后的上视示意图；

图2B绘示图2A中沿线段BB’的剖面示意图；

图3-图12A绘示本发明各种实施方式在不同制程阶段的剖面示意图；

图12B绘示本发明某些实施例的图案化硬遮罩的立体示意图；