[发明专利]一种基于SOPC技术的PLC协同控制装置

权利要求书

1.一种基于SOPC技术的PLC协同控制装置，该装置包括硬件系统（1）和软件系统（2）两部分；其特征在于：所述的硬件系统（1）包括上位机（3）和下位机（4），所述的上位机（3）运行在PC机上，完成编写PLC程序以及编译成目标代码以及代码传输工作；所述的下位机（4）使用AlteraFPGA(EP2c35F672c6)NiosII嵌入式软处理器为硬件平台，与上位机（3）之间通过RS232协议进行通信；所述的下位机（4）由NiosII软核处理器模块（5）、存储器模块（6）和外围模块（7）组成，其中NiosII软核处理器模块（5）由CPU模块（8）、TIMER0模块（9）、TIMER1模块（10）、UART模块（11）和JTAG模块（12）组成，对FPGA配置时，通过SOPCBuilder系统综合软件设定NiosII软核参数，并设置TIMER0模块（9）、TIMER1模块（10）、UART模块（11）和JTAG模块（12）相关参数，自动分配各模块基地址和指定NiosII处理器的复位地址与异常中断地址，生成相应的NiosII系统，UART模块（11）通过使用RS232协议可实现上位机（3）与FPGA的传输以及PLC梯图文件的串口通信，JTAG模块（12）通过转换电路将RS232协议转换成RS485协议，再通过CP341卡实现与PLC通讯；

所述的软件系统（2）包括嵌入式uC/OS-II实时操作系统（13）、上位机软件（14）、下位机软件（15）和虚拟软核PLC（16）；

所述的嵌入式uC/OS-II实时操作系统（13）在硬件系统创建完成之后，开展一个基于NiosII处理器的MicroC/OS-II软件设计过程，并使用IDE对所有的RTOS模块进行配置；

所述的上位机软件（14）在PC机上执行，主要负责编译PLC梯形图并传输梯形图文件；所述的下位机软件（15）通过设计NiosIIIDE完成，下载硬件设计中QuartusII最终生成配置文件到FPGA中，而后可以在NiosIIIDE下建立工程，编辑调试下位机程序，在新建的工程中，NiosIIIDE会根据SOPCBuilder对应系统配置自动生成一个定制的硬件抽象层(hardwareabstractionlayer，HAL)系统库，为程序和底层硬件的通信提供接口驱动程序，同时还提供一个可移植的uC/OS-II的实时操作系统环境；

所述的虚拟软核PLC（16）完成PLC程序代码解释、执行机制的核心部分，负责接受上位机发送的类PLC逻辑程序命令，控制任务解释器的执行，由于虚拟软核PLC运行在uC/OS-II占先式内核实时系统中，任务解释器在PLC虚拟机中循环取得代码指令并执行相应的操作，实现PLC程序对外部设备的控制功能。

2.根据权利要求1所述的一种基于SOPC技术的PLC协同控制装置，其特征在于，CPU模块（8）选用基于RISC技术的32位嵌入式处理器NiosII模块（5）。

3.根据权利要求1所述的一种基于SOPC技术的PLC协同控制装置，其特征在于，存储器模块（6）选用掉电数据不丢失的FLASH存储器来存储应用程序及要保存的数据参数；选用读写速度较高的SDRAM存储器来给uC/OS-II操作系统和应用程序提供运行空间并缓存中间处理数据。

4.根据权利要求1所述的一种基于SOPC技术的PLC协同控制装置，其特征在于，外围模块（7）包括一个LCD字符型液晶显示屏、4个LED灯、两个开关，LCD用来显示PLC虚拟机的运行状态，而LED与两个开关则用来实现PLC的功能。

5.根据权利要求1所述的一种基于SOPC技术的PLC协同控制装置，其特征在于，嵌入式uC/OS-II实时操作系统是一种基于优先级的可抢先硬实时内核。