[发明专利]一种高效的CDR验证系统及方法

说明书

本发明公开了一种高效的CDR验证系统及方法，涉及EDA验证技术领域，其包括采样模块，用于检测每半个参考周期内输入的串行数据是否翻转，并记录串行数据发生翻转的时刻值或者当前经过半个参考周期后的时刻值；跟踪模块，用于接收输入的设置参数，设置参数包括串行数据恢复时钟的参考周期以及该参考周期的可容忍最大偏差范围；还用于存储采样模块最近两次记录的时刻值，并计算其差值，通过该差值和参考周期计算得到当前偏差值；根据当前偏差值是否超出可容忍最大偏差范围，将串行数据恢复时钟的周期更新为参考周期或该差值；时钟产生模块，用于接收更新后的当前串行数据恢复时钟的周期，并根据其产生串行数据恢复时钟。

技术领域

本发明涉及EDA(Electronic Design Automation，电子设计自动化)验证技术领域，具体来讲是一种高效的CDR(Clock and Data Recovery，时钟数据恢复)验证系统及方法。

背景技术

网络芯片中一般都会含有SerDes(SERializer/DESerializer，串并化器)，因此网络芯片的验证工作离不开对SerDes系统的仿真。众所周知，SerDes的线路侧为串行数据，没有时钟信号，SerDes系统会真实的模拟实际SerDes的功能，因此仿真环境就需要从SerDes系统给出的串行数据中恢复出时钟，使环境的功能总线系统能正确的采到数据。

由于SerDes系统输出的串行数据周期不是恒定不变的，存在摆幅，因此不能用恒定不变的和参考频偏一致的信号对SerDes串行数据进行采样。常规的做法是在验证环境中产生一个频率比SerDes串行数据频率高数倍的信号，然后用这个信号对串行数据进行采样和计算，从而产生相应的串行时钟。

随着网络的高速发展，SerDes的单Lane(通道)速率越来越高，因此，现有的验证方法已经不能满足对SerDes系统串行时钟数据恢复的需求，其表现如下：

第一，真实的SerDes系统也会和实际的SerDes一样有校准、数据跟踪等过程，虽然其输出的数据频率从长期看不会存在偏差，但在一段时间内还是有可容忍的偏差范围，甚至在这段时间内可能会导致偏差一个或者多个周期，现有的CDR验证系统可能会导致恢复出来的数据及时钟错误。

第二，现在最高速的SerDes单Lane可以达到28G，单比特数据周期不足36ps(Picosecond，皮秒)，使得在同样时间内需要采样的点大幅度增加，如果采用现有方法在一个串行数据周期内多次采样并记录比较，势必将极大的增加仿真开销。

第三，现在单片的容量越来越大，也就是说SerDes的路将会成倍数的增长，使用现有的低效率的CDR验证系统的方法会很大程度上降低仿真的效率。

总之，现有的CDR验证系统和方法在适应性、稳定性和效率方面都无法满足日益发展的网络芯片验证需要。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种高效的CDR验证系统及方法，本发明保证了对串行数据的实时跟踪采样，能够防止恢复出来的串行数据及时钟错误产生错误，在适应性、稳定性和效率方面都满足了网络芯片验证的需要；降低了仿真开销，提高了仿真效率。

为达到以上目的，本发明采取的技术方案是：一种高效的CDR验证系统，包括采样模块、跟踪模块和时钟产生模块，其中，采样模块，用于检测每半个参考周期内输入的串行数据是否翻转，并记录串行数据发生翻转的时刻值或者当前经过半个参考周期后的时刻值；跟踪模块，用于接收输入的设置参数，设置参数包括串行数据恢复时钟的参考周期以及该参考周期的可容忍最大偏差范围；还用于存储采样模块最近两次记录的时刻值，并计算其差值，通过该差值和参考周期计算得到当前偏差值；根据当前偏差值是否超出可容忍最大偏差范围，将串行数据恢复时钟的周期更新为参考周期或该差值；时钟产生模块，用于接收更新后的当前串行数据恢复时钟的周期，并根据其产生串行数据恢复时钟。

在上述技术方案的基础上，所述参考周期设为35ps～1ns。