[发明专利]一种可重构编译器中循环流水迭代间启动间距自动分析方法

说明书

本发明公开了一种可重构编译器中循环流水迭代间启动间距自动分析方法。对计数类循环进行循环流水迭代间启动间距信息模型的构建；将计数类循环的代码转换成SCoPs数据结构形式；根据计数类循环程序的SCoPs数据结构，进行循环流水迭代间写后读RAW数据依赖关系分析，得到RAW_DDA模型描述的计数类循环程序的RAW数据依赖关系分析结果RAW_DDA；基于计数类循环程序的RAW_DDA模型，进行循环流水迭代间启动间距的自动分析，得到循环流水迭代间非固定启动间距模型NF_II描述的启动间距自动分析结果。本发明能够减少循环流水执行时迭代间启动等待延时，具有通用性。

技术领域

本发明属于可重构计算领域，尤其涉及一种可重构编译器中循环流水迭代间启动间距自动分析方法。

背景技术

目前，在研究多层循环到并行流水硬件结构自动映射时，主要包括：(1)以CGRA为代表面向粗粒度可重构硬件平台的循环流水硬件结构映射，通过函数级程序特征分析实现循环到固定流水硬件模板结构的映射，可以简化循环映射的复杂度，但是限制了循环程序对可重构平台的通用性；(2)以Xilinx提出的Vivado HLS(High Level Synthesis，高层次综合工具)为代表的细粒度可重构编译工具，通过循环程序特征分析，完成循环程序到异构加速平台的指令级映射，与粗粒度可重构编译器相比，指令级硬件映射具备更广泛的通用性和推广意义。

目前，GarpCC编译器中采用IMS(Raus Iterative Modulo Scheduling)调度算法实现循环流水的控制映射，但是只对最内层循环进行流水控制；XPP中采用流水向量化方法，但是不能处理循环体间RAW数据依赖关系引起的非最内层循环迭代间流水启动间距问题；Vivado HLS、ROCCC、ImpulseC等HLS工具在实现多层循环到流水并行FPGA硬件结构映射时，均采用语句制导方式进行迭代间流水启动间距控制，即在源程序C代码循环中手动插入类似#pragma II＝xx的制导语句，控制循环映射成流水并行硬件结构之后迭代间启动间距的生成。该方式只能针对每层循环生成固定值的迭代间启动间距，同时在使用可重构编译器进行可重构计算应用部署时需要反复迭代综合仿真过程才能确定最终合适的迭代间流水启动间距值，并且没有提出自动化分析和相关优化方法，极大地制约了可重构计算应用的部署效率，同时会影响细粒度可重构编译器在工业界的推广。

正是基于以上问题，本发明提出了一种可重构编译器中循环流水迭代间启动间距自动分析方法，并在基于ARM-FPGA异构加速平台的细粒度可重构编译器ASCRA上展开相关设计与验证。ASCRA(Application-Specific Compiler for ReconfigurableArchitecture)是基于开源编译框架LLVM源码基础上进行开发，不仅在细粒度可重构编译器中实现循环程序流水硬件结构映射时启动间距分析的自动化，提高了可重构计算应用的部署效率，还能够有效降低循环程序在FPGA硬件上流水执行时因为RAW依赖关系产生的启动间距时钟等待延时，提高了循环程序流水执行的性能。

发明内容

本发明的目的是提供一种能够减少循环流水执行时迭代间启动等待延时的，可重构编译器中循环流水迭代间启动间距自动分析方法。

一种可重构编译器中循环流水迭代间启动间距自动分析方法，包括以下步骤，

步骤一：对计数类循环进行循环流水迭代间启动间距信息模型的构建，其中循环流水迭代间启动间距信息模型包括SCoPs数据结构、RAW_DDA模型和非固定启动间距模型NF_II；

步骤二：将计数类循环的代码转换成SCoPs数据结构形式；

步骤三：根据计数类循环程序的SCoPs数据结构，进行循环流水迭代间写后读RAW数据依赖关系分析，得到RAW_DDA模型描述的计数类循环程序的RAW数据依赖关系分析结果RAW_DDA；