[发明专利]算术电路和用于算术电路的控制方法

说明书

技术领域

本发明涉及算术电路和用于算术电路的控制方法。

背景技术

已经积极地促进了使得能够高速算术处理的处理器的开发。安装在进 行高性能计算的信息处理设备上的处理器采用用于提高算术处理的速度 的各种技术。作为用于通过并行进行多种处理来提高算术处理的速度的技 术，存在用于使用一个命令来对多个数据同时并行执行相同的算术处理的 单指令多数据流(SIMD)处理系统。

SIMD处理器包括多个SIMD算术元件并且对多个数据并行执行一个 命令。特别地，在近几年的处理器中，趋向于增大SIMD算术元件的数目 以进一步提高速度。

在下述简单处理的情况下，SIMD处理器通过对单个命令进行解码以 及对多个数据进行并行的算术处理来获得高速算术处理，所述简单处理包 括：对一个命令进行解码；将命令的处理目标数据输入至多个SIMD算术 元件；以及对数据并行进行算术处理。在日本公开特许公报No. 2002-229962中公开了该SIMD。

然而，当不进行简单处理时，例如，当由SIMD算术元件生成的算 术结果经受由其他SIMD算术元件进行的算术处理时，需要进行对SIMD 算术元件中的数据的交换和分发。这往往会降低算术处理的效率。因此， 需要在多个SIMD算术元件中进行数据交换等的元件间算术电路。

然而，根据SIMD处理器的SIMD宽度的增大，大量的SIMD算术 元件例如4个SIMD算术元件、8个SIMD算术元件或16个SIMD算术 元件被安装在算术处理设备的集成电路基板上。因此，在元件间算术电路 中，需要在集成电路基板上的较大范围内提供数据布线。因此，增大了元 件间算术电路的电路尺寸。

发明内容

因此，根据实施例的第一方面的目的是提供一种抑制电路尺寸并且进 行各种元件间算术运算的算术电路和用于该算术电路的控制方法。

一种算术电路，包括：

第一元件电路至第N元件电路，其中，N为等于或大于3的整数， 所述第一元件电路至所述第N元件电路分别包括：

输入电路，该输入电路被配置成输入第一操作数数据和第二操作 数数据；以及

元件数据选择器，该元件数据选择器被配置成基于请求元件信号 来选择元件电路中的任何元件电路的操作数数据；以及

数据总线，该数据总线被配置成将通过元件电路输入的操作数数据从 元件电路的输入电路供应给元件电路的元件数据选择器，其中，

当控制信号处于第一状态时，第一元件电路至第N元件电路中的元 件数据选择器分别基于包括在第二操作数数据中的请求元件信号来选择 元件电路中的任何元件电路的第一操作数数据并且输出该第一操作数数 据，以及

第一元件电路至第N元件电路分别包括：

操作数选择器，该操作数选择器被配置成在控制信号处于第二状 态时基于元件电路的元件编号和移位量来选择第一操作数数据或第 二操作数数据并且将所选择的操作数数据输出至数据总线；以及

用于元件连接左移的加法器，该用于元件连接左移的加法器被配 置成基于元件电路的元件编号和移位量来生成请求元件信号。 根据第一方面，可以抑制电路尺寸并且进行各种元件间算术运算。

附图说明

图1是示出实施例中的算术电路和SIMD运算器的图。

图2是示出本实施例中的全元件排列的算术电路的示例的图。

图3是示出本实施例中的元件连接左移的算术电路的示例的图。

图4是示出本实施例中的元件求和掩蔽的算术电路的示例的图。

图5是示出本实施例中的元件压缩的算术电路的示例的图。

图6是示出进行全元件排列的算术电路AL10-1的左半侧的图。

图7是示出进行全元件排列的算术电路AL10-1的右半侧的图。

图8是示出进行元件连接左移的算术电路AL10-2的左半侧的图。

图9是示出进行元件连接左移的算术电路AL10-2的右半侧的图。

图10A至图10C是用于阐述加法器CSL_Adder的运算的逻辑值表。

图11是示出进行元件求和掩蔽的算术电路AL10-3的左半侧的图。

图12是示出进行元件求和掩蔽的算术电路AL10-3的右半侧的图。