[发明专利]独立的浮点转换单元

权利要求书

1.一种数据处理装置，包括：

浮点加法器电路；以及

浮点转换电路，该浮点转换电路通过对具有来自格式列表中的格式的任意输入执行转换来生成作为输出的浮点数，所述格式列表包括整数、定点数、以及具有小于输出浮点数的格式的浮点数，

其中，所述浮点转换电路物理上不同于所述浮点加法器电路，所述浮点转换电路包括：

有效数构建电路，该有效数构建电路接收所述输入并且通过使用移位电路对所述输入执行移位来生成经规范化的有效数；并且

所述有效数构建电路响应于所述输入是二进制补码格式，通过对所述输入的位进行反向来生成所述经规范化的有效数。

2.根据权利要求1所述的数据处理装置，其中，所述格式列表包括：次正规浮点数。

3.根据权利要求1所述的数据处理装置，

所述浮点转换电路能够响应于所述输入为次正规浮点数，通过对所述输入执行一定次数的移位从而使得最高有效位为1来生成经规范化的有效数。

4.根据权利要求1所述的数据处理装置，其中，所述浮点转换电路包括以下各项中的一项或多项：

反向器电路，该反向器电路能够对负整数或者负定点输入进行反向；

计数前导零电路，该计数前导零电路能够确定所述输入中前导1的位置；

左移位器电路，该左移位器电路能够对所述输入进行规范化；以及

整数加法器电路，用于将经移位的输入、根据舍入模式的舍入常数、以及所述经移位的输入被反向时的进位输入相结合。

5.根据权利要求1所述的数据处理装置，其中，所述浮点转换电路包括：

舍入电路，该舍入电路通过将舍入常数与所述经规范化的有效数相加来对所述经规范化的有效数进行舍入，以产生经舍入的有效数。

6.根据权利要求5所述的数据处理装置，

所述舍入电路根据舍入模式生成所述舍入常数。

7.根据权利要求6所述的数据处理装置，

所述舍入电路根据所述舍入模式是否是舍入到零来生成所述舍入常数；

所述舍入电路根据所述舍入模式是否是上舍入来生成所述舍入常数；并且

所述舍入电路根据所述输出的格式来生成所述舍入常数。

8.根据权利要求6所述的数据处理装置，所述舍入电路根据以下各项生成所述舍入常数：

指示所述输出是否是32位浮点数并且所述舍入方法是否不是舍入到零的第一值；

指示所述输出是否是32位浮点数、并且所述舍入方法是否是上舍入的第二值；

指示所述输出是否是64位浮点数、并且所述舍入方法是否不是舍入到零的第三值；以及

指示所述输出是否是64位浮点数、并且所述舍入方法是否是上舍入的第四值。

9.根据权利要求5所述的数据处理装置，

其中所述舍入常数是64位的数。

10.根据权利要求8所述的数据处理装置，所述舍入电路通过依次输出以下各项来生成所述舍入常数：

值0输出24次；

所述第一值；

所述第二值输出28次；

对所述第三值和所述第二值执行逻辑或的第一结果；

第二结果输出10次，其中所述第二结果是对所述第四值和所述第二值执行逻辑或的结果。

11.根据权利要求5所述的数据处理装置，

所述舍入电路输出指示所述舍入常数与所述经规范化的有效数的所述相加是否产生了溢出的进位输出值。

12.根据权利要求11所述的数据处理装置，其中所述浮点转换电路包括：

结合电路，该结合电路将经舍入的有效数、指数或者经调整的指数之一、以及符号位相结合，来产生所述浮点数。