[发明专利]具有数据校验功能的SPI数据传输设备及数据校验方法

说明书

技术领域

本发明涉及数据传输接口，尤其涉及一种具有数据校验功能的SPI数据传输设备及数据校验方法。

背景技术

SPI(SerialPeripheralInterface，串行外设接口)是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局节省空间，提供方便，正是出于这种简单易用的特性，如今越来越多的芯片集成了这种通信协议。

SPI以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，它有四根信号线，分别是SDI(数据输入)、SDO(数据输出)、SCLK(时钟)和CS(片选)。

其中，CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时(高电位或低电位)，对此芯片的操作才有效。这就允许在同一总线上连接多个SPI设备成为可能。

由于SPI是串行通讯协议，也就是说数据是一位一位地传输的，这就是SCLK时钟线存在的原因，由SCLK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。数据输出通过SDO线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取，完成一位数据输出。数据输入也使用同样原理。这样，经过至少8次时钟信号的改变(上沿和下沿为一次)，就可以完成8位数据，即一个字节数据的传输。

根据SPI总线的协议可知，SPI在系统管理方面的缺点是缺乏流控机制，无论SPI主设备还是从设备均不对消息进行确认，SPI主设备无法知道从设备是否繁忙，更无法判断于SPI从设备中读取的数据是否正确。如果读取的数据有误，可能会造成CPU的误动作，降低系统的可靠性。

发明内容

本发明的目的是为解决目前SPI数据传输缺乏流控机制，无论SPI主设备还是从设备均不对消息进行确认，SPI主设备从SPI从设备中读取的数据可能有误，会造成CPU的误动作，降低系统可靠性的技术问题。

为了解决上述技术问题，一方面，本发明提供一种具有数据校验功能的SPI数据传输设备，所述SPI数据传输设备包括一台SPI主设备、一台或多台SPI从设备和SPI接口；

任一所述SPI从设备包括第一校验码模块和数据发送模块，所述第一校验码模块的输出端连接到所述数据发送模块的输入端；

所述SPI主设备包括数据接收模块、第二校验码模块和校验码比对模块，所述数据接收模块的输入端通过所述SPI接口连接到所述数据发送模块的输出端，所述数据接收模块的输出端连接到所述校验码比对模块的输入端，所述第二校验码模块的输出端连接到所述校验码比对模块的输入端；

所述第一校验码模块用于产生校验码A，所述校验码A附加于所述数据发送模块所发送数据C的尾部，所述数据C和校验码A一并发送至所述SPI主设备，所述数据接收模块接收所述数据C和校验码A并将所述校验码A传送至所述校验码比对模块；

所述第二校验码模块用于产生校验码B并将所述校验码B传送至所述校验码比对模块；

所述校验码比对模块用于比较所述校验码A与所述校验码B是否相等，若相等，则所述数据C传输正确；若不相等，则所述数据C传输错误。

进一步地，所述校验码A与所述校验码B均为奇偶校验码。

进一步地，所述数据C的每一个字节对应一位所述奇偶校验码。

进一步地，每八个字节的所述数据C对应一个字节的所述奇偶校验码，通过所述SPI接口一次传输八个字节的所述数据C和一个字节的所述奇偶校验码。

另一方面，本发明提供一种SPI数据传输的数据校验方法，包括如下步骤：

(1)SPI从设备的第一校验码模块产生校验码A；

(2)所述SPI从设备发送数据C和所述校验码A；

(3)SPI主设备接收所述数据C和校验码A，并将所述校验码A送至所述SPI主设备的校验码比对模块；

(4)所述SPI主设备的第二校验码模块产生校验码B，并将所述校验码B送至所述SPI主设备的校验码比对模块；

(5)所述SPI主设备的校验码比对模块对所述校验码A与所述校验码B进行比较；

(6)若A＝B，则数据C传输正确，结束本次传输，准备下一次数据传输；若A≠B，则数据C传输错误，准备重新传输数据C。

进一步地，所述校验码A与所述校验码B均为奇偶校验码。

进一步地，所述数据C的每一个字节对应一位所述奇偶校验码。