[发明专利]一种集成栅极驱动功率器件及其制备方法

说明书

本发明属于半导体功率器件技术领域，特别是涉及一种集成栅极驱动(IGDT)功率器件及其制备方法。本发明的集成栅极驱动(IGDT)功率器件是在现有的功率器件内集成双极结型晶体管和第一电阻，所述第一电阻设于功率器件的栅极金属垫与栅极之间、所述双极结型晶体管的基极与功率器件的栅极金属垫连接、所述双极结型晶体管的发射极与功率器件的栅极连接，且双极结型晶体管的集电极与功率器件的源极连接。本发明的集成栅极驱动(IGDT)功率器件具有栅电压负反馈、低电磁干扰、快速开关和高效率的特点。本发明提出的一种集成栅极驱动(IGDT)功率器件的制备方法，具有工艺过程简单、可靠和易于控制的优点。

技术领域

本发明属于半导体功率器件技术领域，特别是涉及一种集成栅极驱动(Integrated Gate Driver Transistor,IGDT)功率器件及其制备方法。

背景技术

功率MOS器件的电荷平衡理论于十年前引入半导体行业，已在高压功率 MOS器件市场设立了新的标杆。功率MOS器件基于电荷平衡技术，可以降低导通电阻和寄生电容，这使得功率MOS器件具有极快的开关特性，从而可以降低开关损耗，实现更高的功率转换效率。然而，功率MOS器件超快的开关性能也带了不必要的副作用。功率MOS器件芯片面积比普通功率MOS器件的芯片面积要小很多，这使得栅漏电容减小，导致器件开关时间缩短，漏极电压变化率增大，栅电压震荡剧烈，而且在关断时栅漏电容在初期处于低压反偏的大电容状态，栅漏电容的减小，使栅电压的振荡更为剧烈。栅电压震荡会导致器件或印刷电路板内的杂散寄生效应以及开关电源中功率MOS器件的非线性寄生电容，从而产生电磁干扰和稳定性问题。

现有技术通常是在电路板上通过改进电路来抑制功率MOS器件的电磁干扰问题，但是这会增加电路板上电路的复杂度并提高电路板的制造成本。现有技术中，还提出了一种通过在功率MOS器件的栅极金属垫与栅极之间集成一个电阻以在高电流状态下控制开关时漏极电压变化率并降低栅电压振荡的方法，其等效电路图如图1所示，功率MOS器件10中的栅极金属垫11与栅极 (G)之间集成的栅极电阻(Rg)12能够抑制漏源极峰值电压并能够防止功率 MOS器件中导线电感和寄生电容产生的栅电压振荡。但是栅极电阻的增加会增大功率MOS器件的开关损耗，降低功率MOS器件的工作效率和可靠性。

发明内容

本发明的目的是为克服现有技术所存在的不足而提供一种集成栅极驱动 (IGDT)功率器件及其制备方法，本发明通过在现有的功率器件内集成双极结型晶体管来抑制功率器件在开关时的栅电压震荡以降低电磁干扰，以显著提高功率器件的工作效率和可靠性。

根据本发明提出的一种集成栅极驱动(IGDT)功率器件，包括：

在半导体衬底的底部设有第一掺杂类型的漏极及位于该漏极之上的第一掺杂类型的衬底外延层；

凹陷在所述衬底外延层内设有用于与衬底外延层杂质形成电荷平衡的第二掺杂类型的柱状掺杂区；

所述衬底外延层和柱状掺杂区内设有第二掺杂类型的体区，在所述体区内设有第一掺杂类型的源极；

所述衬底外延层之上设有栅介质层，所述栅介质层之上设有栅极，所述栅极通过栅极金属垫与外部电路连接，所述栅极金属垫与所述栅极之间设有第一电阻；

其特征在于，还包括双极结型晶体管；

所述双极结型晶体管的发射极与所述栅极连接；

所述双极结型晶体管的基极与所述栅极金属垫连接；

所述双极结型晶体管的集电极与所述源极连接。

本发明上述的一种集成栅极 驱动(IGDT)功率器件的进一步优选方案为：

本发明所述双极结型晶体管的基极与所述栅极金属垫之间设有第二电阻。