[发明专利]用于锁相回路的组合锁定/解锁检测器

权利要求书

1.一种用于检测锁相回路的锁定状态和解锁状态的检测器，所述检测器包括：

解锁检测器电路，被配置为接收由所述锁相回路使用的基准信号和表示锁相回路振荡器信号的输入信号，所述解锁检测器电路进一步被配置为检测所述锁相回路的解锁状态并且生成指示是否检测到解锁状态的解锁信号；

锁定检测器电路，被配置为接收所述基准信号和所述输入信号，并且进一步被配置为检测所述锁相回路的锁定状态，并且生成指示是否检测到锁定状态的锁定信号；以及

逻辑电路，被配置为接收所述解锁信号和所述锁定信号，并且进一步被配置为组合所述解锁信号和所述锁定信号，以获得指示所述锁相回路是在锁定状态还是在解锁状态的输出信号。

2.根据权利要求1所述的检测器，其中所述解锁检测器电路包括：

另一逻辑电路，被配置为接收所述基准信号和所述输入信号，并且被配置为基于所述输入信号和所述基准信号来生成输出信号；以及

采样单元，被配置为接收所述另一逻辑电路的所述输出信号，并且被配置为对所述另一逻辑电路的所述输出信号进行采样以提供所述解锁信号。

3.根据权利要求2所述的检测器，其中所述另一逻辑电路包括至少一个逻辑门，所述至少一个逻辑门被配置为提供所述输入信号和所述基准信号的逻辑接合，作为所述另一逻辑电路的所述输出信号。

4.根据权利要求3所述的检测器，其中所述逻辑接合是与接合或者与非接合。

5.根据权利要求2所述的检测器，其中所述采样单元被配置为与所述基准信号或所述输入信号同步地对所述另一逻辑电路的所述输出信号进行采样。

6.根据权利要求2所述的检测器，其中所述采样单元被配置为与所述基准信号同步地对所述另一逻辑电路的所述输出信号进行采样，并且使用采样周期对所述另一逻辑电路的所述输出信号进行采样，所述采样周期关于所述基准信号的对应周期被延迟。

7.根据权利要求1所述的检测器，其中所述锁定检测器电路包括：

第一计数器，被配置为在时间窗口期间对所述输入信号的周期计数，从而提供计数器值，

其中所述时间窗口具有等于所述基准信号的预定义数目的周期的长度。

8.根据权利要求7所述的检测器，其中所述锁定检测器电路包括：

数字比较器，被配置为评估所述第一计数器的所述计数器值是否在期望范围内，所述期望范围由计数器下限和计数器上限来限定。

9.根据权利要求8所述的检测器，其中所述数字比较器被配置为提供比较器信号，所述比较器信号指示所述第一计数器的所述计数器值是否在所述期望范围内。

10.根据权利要求8所述的检测器，其中所述数字比较器被配置为提供比较器信号，所述比较器信号指示所述第一计数器的所述计数器值是否在所述期望范围内，并且其中基于所述比较器信号来生成所述锁定信号。

11.根据权利要求7所述的检测器，其中所述锁定检测器电路进一步包括：

第二计数器，被配置为对所述基准信号的周期计数，

其中所述时间窗口的所述长度取决于所述第二计数器的计数器值。

12.根据权利要求7所述的检测器，其中所述锁定检测器电路进一步包括：

状态机，耦合到所述第一计数器并且被配置为控制所述第一计数器的操作。

13.根据权利要求1所述的检测器，其中所述逻辑电路包括锁存器。

14.根据权利要求1所述的检测器，其中所述逻辑电路包括SR锁存器，所述SR锁存器响应于所述锁定信号中的脉冲进行设置并且响应于解锁信号进行重置。