[发明专利]均匀减少氮化硅膜的特征内湿法蚀刻速率的方法和装置

说明书

本文公开了涉及均匀减少氮化硅膜的特征内湿法蚀刻速率的方法和装置，具体涉及用于沉积具有降低的湿法蚀刻速率的SiN膜的方法。该方法可以包括使包含Si的膜前体吸附到在处理室中的半导体衬底上，以形成前体的吸附受限层，然后从围绕被吸附的前体的体积中去除未吸附的前体。被吸附的前体可以随后通过将其暴露于包含含N离子和/或基团的等离子体进行反应，以在衬底上形成SiN膜层，然后可以通过将SiN膜层暴露于He等离子体使SiN膜层致密。然后可以重复前述步骤，以在衬底上形成另一致密的SiN膜层。本文还公开了采用前述技术用于在半导体衬底上沉积具有降低的湿法蚀刻速率的SiN膜的装置。

技术领域

本发明总体上涉及半导体处理领域，更具体地涉及均匀减少氮化硅膜的特征内湿法蚀刻速率的方法和装置。

背景技术

在半导体行业中，随着器件和特征尺寸不断变小，并且随着三维器件结构(例如，英特尔公司的三栅极晶体管架构)在集成电路(IC)设计中变得越来越普遍，沉积薄的共形膜(具有与下伏结构的形状相对应的均匀厚度的材料膜，尽管下伏结构不是平坦的)的能力将继续得到重视。原子层沉积(ALD)是非常适合于沉积共形膜的一种膜形成技术，原因在于以下事实：单个循环ALD仅沉积单一的薄的材料层，其厚度受限于在成膜的化学反应本身之前可吸附到衬底表面上的一种或多种膜前体反应物的量(即，形成吸附受限层)。然后可以使用多个“ALD循环”来制成期望厚度的膜，由于每一层是薄的且是共形的，因此，所得到的膜与下伏的设备结构的形状基本一致。

氮化硅(SiN)膜是多种电介质膜中的重要一种，其可经由ALD在现代晶体管设计的制造中形成。由于SiN膜在这些架构中的作用，因此通常对于SiN膜具有低的湿法蚀刻速率是合乎期望的。然而，在典型的热预算限制之内经由ALD工艺形成这样的耐蚀刻的SiN膜是难以实现的。因此寻求用于形成这种膜的改进的方法和装置。

发明内容

本文公开了在处理室中的半导体衬底上沉积具有降低的湿法蚀刻速率的SiN膜的方法。该方法可以包括使膜前体吸附到在处理室中的半导体衬底上，使得所述膜前体在所述衬底上形成吸附受限层，所述膜前体包含Si，然后从围绕所吸附的所述膜前体的体积去除至少一些未吸附的膜前体。除去未吸附的前体后，通过将所吸附的所述膜前体暴露于包含含N离子和/或自由基的等离子体使所吸附的所述膜前体反应以在所述衬底上形成SiN膜层。此后，该方法可以进一步包括通过将所述SiN膜层暴露于He等离子体持续介于0.5和15秒之间而使所述SiN膜层致密化。He等离子体相对于所述衬底表面的功率密度可以为介于约0.035和2.2W/cm²之间。然后可以重复前述步骤，以在衬底上形成另一致密的SiN膜层。

本文还公开了用于在半导体衬底上沉积具有降低的湿法蚀刻速率的SiN膜的装置。该装置可包括处理室；在所述处理室中的衬底支架；一个或多个气体入口，其用于使气体流入所述处理室；真空源，其用于从所述处理室去除气体；以及等离子体发生器，其用于在所述处理室内产生等离子体。该装置可以进一步包括一个或多个控制器，其包括用于操作所述一个或多个气体入口、真空源，和等离子体发生器以沉积SiN膜层在衬底上的机器可读指令。这些指令可以包括：用于操作所述一个或多个气体入口以使膜前体流入所述处理室中，并使所述膜前体吸附到在所述衬底支架中容纳的半导体衬底上，使得所述膜前体在所述衬底上形成吸附受限层的指令，所述膜前体包含硅；用于操作所述真空源，以从围绕所吸附的所述膜前体的体积去除至少一些未吸附的膜前体的指令；将在去除未吸附的膜前体之后执行的指令，其用于操作所述等离子体发生器以产生包含含N离子和/或自由基的等离子体，并通过将所吸附的所述膜前体暴露于所述等离子体使所吸附的所述膜前体反应以在所述衬底上形成SiN膜层；和将在所吸附的前体反应之后执行的指令，其用于操作所述等离子体以产生具有相对于所述衬底表面的介于约0.035和2.2W/cm²之间的功率密度的包含He的等离子体，并通过将所述SiN膜层暴露于所述等离子体持续介于0.5和15秒之间而使所述SiN膜层致密化。所述指令还可以包括重复上述指令以在衬底上形成另一致密的SiN膜层。

附图说明