[发明专利]半导体部件

说明书

本申请是申请日为2010年8月25日、申请号为201010510520.9、发明名称为“半导体部件”的发明专利申请的分案申请。

技术领域

本发明的实施例涉及一种具有沟道区的半导体部件。

背景技术

在工作期间，半导体部件因为在高电压同时具有的高电流密度而被加热。这种加热可以是比较均匀的，或是因为电流丝化(filamentation)而限定于局部。

当半导体部件工作在所谓的稳定温度点之下时，电流丝化可发生在足够高的电压下，并可导致半导体部件的破坏。

因此，为了防止过度加热和电流丝化，例如正向电流、dI/dt、dU/dt、温度等等电学参数通常被恰当地限定，以在工作期间不超过安全范围(SOA范围)。一方面，这限制了半导体部件性能的可能改进，而另一方面，对使用该半导体部件的选择被限制了，特别是当考虑要求半导体部件更耐用的干扰时。

保护半导体部件不被过度加热的一种可能是在半导体部件中安装一个或多个温度传感器并基于来自温度传感器的测量结果而将半导体部件的栅电压在超过特定阈值温度时下调至较低的值。但是，这导致半导体部件中的以及对于温度估计和栅电压调节的复杂度提高。此外，因为温度源和温度传感器之间的物理间距，必须预料到温度信号中的某一延迟时间。

发明内容

一个实施例涉及一种半导体部件，其具有半导体主体、在半导体主体中的沟道区、与沟道区相邻的沟道控制电极、以及在沟道区和沟道控制电极之间的介电层，其中该介电层包括具有负温度系数的相对介电常数ε_r。

由于介电常数也支配在沟道区内流动的电流，当存在由于与电流相关的温度增加而引起部件的过量电流丝化的危险时，沟道区内的电流可由于介电常数ε_r的负温度系数而减小。介电常数的负温度系数意味着介电常数随着温度上升而下降。但是，当温度上升时介电常数下降，这意味着当沟道控制电极上的栅电压保持恒定时形成的沟道在沟道区内较弱且具有较高的电阻，且通过沟道的电流因此而减小，源－漏电压保持恒定。这使得可能抵消半导体部件中与电流相关的温度的上升。

介电层可至少部分地包括顺电物质(paraelectricsubstance)。

该顺电物质可为来自Ba_xSr_1－xTiO₃和/或KTaO₃的材料。另外的实施例是针对具有铁电物质的介电层。铁电物质的居里温度Tc例如是Tc<220K。居里温度应该在部件被使用的温度范围(例如在220K和550K之间)之下，因为否则的话在到铁电状态的转变的情况下可能发生不期望的效应，例如在没有正栅极电压下沟道就接通。

一个实施例提供由具有由介电材料组成的至少两个子层的层堆组成的介质层。举例来说，电容的温度相关性也可通过这些子层的介电常数的温度相关性以及厚度比率来精确调节，因此允许了广范围使用。至少一个子层可由SiO₂组成。此外，SiO₂子层例如可与沟道区相邻定位，以便防止不期望的的界面效应。中心子层被设置在两个外侧子层之间是有利的。这种情况下，中心子层可为导电层。这是有利的，例如可能防止两个外侧子层之间的界面带电。为此，中心子层例如可由金属、硅化物或多晶硅组成。外侧子层由介电材料组成也是有利的。至少一个子层可使用相对介电常数ε_r具有负温度系数的介电材料来形成。

依照一个实施例，沟道区以第一导电类型掺杂，在每种情况下以在半导体主体中的第一半导体区和半导体主体中的第二半导体区之间的第二导电类型的掺杂设置。

沟道区可为MOSFET、IGBT或EST(发射极开关晶闸管)的部分。

依照一个示例性实施例，介电层沿着沟道区被设置在的半导体主体的主表面上，而沟道控制电极至少沿着沟道区被设置在介电层的与主表面相对的表面上。可选地，沟槽形成在半导体主体中，介电层沿着沟道区被至少设置在沟槽的侧壁上，且沟道控制电极至少沿着沟道区被设置在沟槽中的介电层上。

依照另一个实施例，介电层在500K温度下具有的相对介电常数ε_r比介电层在300K温度下的相对介电常数ε_r至少小20％。

在另一个示例性实施例中，介电层具有范围从ε_r×2nm至ε_r×50nm的厚度，其中ε_r为300K温度下介电层的介电常数。