[发明专利]一种用于跳频通信的锁相环快速锁定电路及其运行方法有效

专利信息
申请号: 201510617187.4 申请日: 2015-09-24
公开(公告)号: CN105141309B 公开(公告)日: 2017-11-14
发明(设计)人: 王永;任传阳;王照君;倪暹 申请(专利权)人: 山东大学
主分类号: H03L7/099 分类号: H03L7/099;H03L7/08
代理公司: 济南金迪知识产权代理有限公司37219 代理人: 杨树云
地址: 250199 山*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 用于 通信 锁相环 快速 锁定 电路 及其 运行 方法
【权利要求书】:

1.一种用于跳频通信的锁相环快速锁定电路,其特征在于,包括晶体振荡器、鉴频鉴相器、电荷泵、可变带宽环路滤波器、压控振荡器、分频器,所述鉴频鉴相器、所述电荷泵、所述可变带宽环路滤波器、所述压控振荡器及所述分频器依次连接形成环路,所述锁相环快速锁定电路还包括分别与所述可变带宽环路滤波器连接的n个加速锁定电路,n为整数,n的取值范围为2-4;

所述加速锁定电路包括第一反相器INV1、电阻R_delay、电容Cx_delay、第二反相器INV2、PMOS管P1、NMOS管N1、电阻Rs、第三反相器INV3,所述第一反相器INV1的输出端、所述电阻R_delay、所述第二反相器INV2的输入端依次连接,所述电阻R_delay与所述第二反相器INV2的线路之间连接所述电容Cx_delay的一端,所述电容Cx_delay的另一端接地,所述第二反相器INV2的输出端连接所述PMOS管P1的栅极,所述PMOS管P1的漏极连接所述NMOS管N1的漏极,所述PMOS管P1的源极连接电源,所述NMOS管N1的栅极连接所述第一反相器的输入端,所述NMOS管N1的源极分别连接所述电阻Rs的一端及所述第三反相器INV3的输入端,所述电阻Rs的另一端接地;

所述n个加速锁定电路结构相同,电容Cx_delay的取值各不相同,Cx_delay=τ/R_delay,n个加速锁定电路的τ取值分别为T、2T、…xT…nT;

所述可变带宽环路滤波器包括:滤波器电阻R0及与所述滤波器电阻R0分别并联的ROx,x的取值为{1,2…x…n},滤波器电容C0及与所述滤波器电容C0分别并联的C0x,滤波器电容C1及与所述滤波器电容C1分别并联的电容C1x;滤波器电阻R0一端接地,滤波器电阻R0的另一端连接滤波器电容C0的一端,滤波器电容C0的另一端连接滤波器电容C1的一端,滤波器电容C1的另一端接地;

所述n个加速锁定电路同时接收跳频信号FHS,跳频信号FHS经过所述第一反相器INV1、所述第二反相器INV2、所述电阻R_delay和所述电容Cx_delay,连接到所述PMOS管P1的栅极,此时,跳频信号FHS有了一定的延时,同时跳频信号FHS直接连接到所述NMOS管N1的栅极,所述PMOS管P1的漏极和所述NMOS管N1的漏极直接相连,在所述NMOS管N1的源极输出一组控制信号的反相信号Vs1_rev、Vs2_rev…Vsx_rev…Vsn_rev,控制信号的反相信号Vs1_rev、Vs2_rev…Vsx_rev…Vsn_rev经过所述第三反相器INV3分别产生控制信号Vs1、Vs2…Vsx…Vsn;所述n个加速锁定电路分别输出控制信号Vs1、Vs2…Vsx…Vsn,n个控制信号脉宽分别为T、2T…xT…nT,T为延迟时间;所述控制信号Vs1、Vs2…Vsx…Vsn分别控制RO1、RO2…ROx…R0n,所述控制信号Vs1、Vs2…Vsx…Vsn还分别控制C01、C02…C0x…C0n,所述控制信号Vs1、Vs2…Vsx…Vsn还分别控制C11、C12…C1x…C1n。

2.根据权利要求1所述的一种用于跳频通信的锁相环快速锁定电路,其特征在于,n=3。

3.权利要求1或2所述的一种用于跳频通信的锁相环快速锁定电路的运行方法,其特征在于,具体步骤包括:

(1)所述晶体振荡器产生参考时钟信号Fref,参考时钟信号Fref输入所述鉴频鉴相器,所述分频器的反馈信号Fdiv也输入所述鉴频鉴相器;

(2)所述鉴频鉴相器比较参考时钟信号Fref及反馈信号Fdiv的瞬时相位差,瞬时相位差的电压脉冲输入所述电荷泵;

(3)所述电荷泵将瞬时相位差的电压脉冲转化为充、放电电流Icp,充、放电电流Icp输入所述可变带宽环路滤波器;与此同时,所述n个加速锁定电路同时接收跳频信号FHS,跳频信号FHS依次经过所述第一反相器INV1、所述第二反相器INV2、所述电阻R_delay和所述电容Cx_delay,连接到所述PMOS管P1的栅极,此时,跳频信号FHS延时,当跳频信号FHS上升沿到来时,跳频信号FHS直接连接到NMOS管N1的栅极,所述PMOS管P1的漏极和所述NMOS管N1的漏极直接相连,所述n个加速锁定电路的NMOS管N1的源极分别输出控制信号Vs1、Vs2…Vsx…Vsn,控制信号Vs1、Vs2…Vsx…Vsn的脉宽分别为T、2T、…xT…nT,所述控制信号Vs1、Vs2…Vsx…Vsn分别控制RO1、RO2…ROx…ROn,所述控制信号Vs1、Vs2…Vsx…Vsn还分别控制CO1、CO2…COx…COn,所述控制信号Vs1、Vs2…Vsx…Vsn还分别控制C11、C12…C1x…C1n,调节可变带宽环路滤波器电阻电容值,改变可变带宽环路滤波器带宽;

(4)所述可变带宽环路滤波器输出直流电压Vc到所述压控振荡器,所述压控振荡器根据Vc取值,调节压控振荡器的输出信号频率,压控振荡器的输出信号作为该锁相环频率综合器的输出信号,此输出信号经分频器分频,输出的反馈信号回到鉴频鉴相器。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于山东大学,未经山东大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201510617187.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top