[发明专利]一种电子元件定位方法及装置

权利要求书

1.一种电子元件定位方法，其特征在于，包括如下步骤：

对采集的至少两张插件前板图像进行背景建模，获得背景模型的每个像素点的模型，其中，所述插件前板图像为未插入电子元件的电路板的图像，每个像素点的模型由k个高斯分布函数组成，k为大于1的整数；

分别计算采集的插件后板图像的每个像素点在所述背景模型上的对应的像素点的k个高斯分布函数下的k个概率值，其中，所述插件后板图像为插入电子元件的电路板的图像；

逐一将所述的k个概率值与一预设的阈值进行比较，并在任一个概率值小于所述阈值时，在所述插件后板图像上将对应的像素点标记为候选元件像素；

在所述插件后板图像上连通相邻的候选元件像素，形成至少一个连通区域，以定位所述电子元件。

2.根据权利要求1所述的电子元件定位方法，其特征在于，所述对采集的至少两张插件前板图像进行背景建模，获得背景模型的每个像素点的模型，包括：

对任一张插件前板图像中的每个像素点建立模型p(x)，其中，x为所述像素点的灰度值，k为高斯模型的个数，ω_j，μ_j，C_j分别表示第j个高斯模型的权重、均值和协方差；

利用其他插件前板图像上的对应的像素点对已建立的每个像素点的模型的权重、均值和协方差进行更新，获得更新后的每个像素点的模型p(x)。

3.据权利要求2所述的电子元件定位方法，其特征在于，所述分别计算采集的插件后板图像的每个像素点在所述背景模型上的对应的像素点的k个高斯分布函数下的k个概率值，具体为：

分别计算所述插件后板图像上的每个像素点y在所述背景模型的对应的像素点的k个高斯分布函数下的概率值p_j(y)，其中，且1≤j≤k。

4.根据权利要求1所述的电子元件定位方法，其特征在于，所述连通区域为矩形。

5.根据权利要求1至4任意一项所述的电子元件定位方法，其特征在于，在所述插件后板图像上连通相邻的候选元件像素，形成至少一个连通区域，以定位所述电子元件，包括：

计算所述至少一个连通区域的面积；

判断每个连通区域的面积是否大于预设的面积阈值；

当所述连通区域的面积大于所述面积阈值时，标记所述连通区域为包含有电子元件的有效区域，以定位所述电子元件；否则，标记所述连通区域为干扰区域。

6.一种电子元件定位装置，其特征在于，包括：

建模单元，用于对采集的至少两张插件前板图像进行背景建模，获得背景模型的每个像素点的模型，其中，所述插件前板图像为未插入电子元件的电路板的图像，每个像素点的模型由k个高斯分布函数组成，k为大于1的整数；

概率值计算单元，用于分别计算采集的插件后板图像的每个像素点在所述背景模型上的对应的像素点的k个高斯分布函数下的k个概率值，其中，所述插件后板图像为插入电子元件的电路板的图像；

比较单元，用于逐一将所述的k个概率值与一预设的阈值进行比较，并在任一个概率值小于所述阈值时，在所述插件后板图像上将对应的像素点标记为候选元件像素；

定位单元，用于在所述插件后板图像上连通相邻的候选元件像素，形成至少一个连通区域，以定位所述电子元件。

7.根据权利要求6所述的电子元件定位装置，其特征在于，所述建模单元包括：

模型建立单元，用于对任一张插件前板图像中的每个像素点建立模型p(x)，其中，x为所述像素点的灰度值，k为高斯模型的个数，ω_j，μ_j，C_j分别表示第j个高斯模型的权重、均值和协方差；

更新单元，用于利用其他插件前板图像上的对应的像素点对已建立的每个像素点的模型的权重、均值和协方差进行更新，获得更新后的每个像素点的模型p(x)。

8.据权利要求7所述的电子元件定位装置，其特征在于，所述概率值计算单元具体用于，分别计算所述插件后板图像上的每个像素点y在所述背景模型的对应的像素点的k个高斯分布函数下的概率值p_j(y)，其中，且1≤j≤k。

9.根据权利要求6所述的电子元件定位装置，其特征在于，所述连通区域为矩形。

10.根据权利要求6至9任意一项所述的电子元件定位装置，其特征在于，所述定位单元包括：

面积计算单元，用于计算所述至少一个连通区域的面积；

判断单元，用于每个连通区域的面积是否大于预设的面积阈值；

标记单元，用于当所述连通区域的面积大于所述面积阈值时，标记所述连通区域为包含有电子元件的有效区域，以定位所述电子元件；否则，标记所述连通区域为干扰区域。