[发明专利]一种支持多任务并行的多核SoC架构设计方法

说明书

技术领域

本发明属于电子工程和计算机科学领域。本发明具体涉及一种支持多任务并行的多核SoC架构设计方法，旨在通过构建多核SoC架构，实现多任务在多核上的并行执行，以提升多任务的执行效率。

背景技术

随着无人机技术及其装备的研究和应用，如何进一步提升无人机机载控制系统的性能就显得很有必要。无人机机载控制系统主要包括惯性导航模块、GPS/北斗导航模块、地形匹配导航模块以及各种参数的采集与计算等。目前对于这些数据的处理普遍采用的方式是：设计很多独立的控制模块，如ARM模块完成图像处理、DSP模块完成导航参数计算以及FPGA模块完成数据采集与转换等；设计模块阵列来处理数据，如ARM阵列、DSP阵列以及FPGA阵列等；利用多线程设计来并行处理数据；采用专用计算机。

上述采用的几种机载数据处理方式都存在着很大不足：ARM、DSP是一种传统的串行处理器，不适用于对实时性要求较高的场合，FPGA虽然具备高度的并行特性，但是其并行完全是以牺牲自身内部的逻辑资源为代价的，一个不算很复杂的算法就很有可能占据FPGA内部绝大部分硬件资源；不管是独立的模块还是模块阵列，它们之间的数据通信是一种具有很大延迟的片外总线通信方式，严重降低了数据处理的实时性；ARM模块往往是单核，系统移植后在其上进行多线程编程并不能真正提升数据并行处理的能力，因为对于单核CPU而言，多线程反映在微观层面上只是各个线程随着时间片的轮转分时被CPU处理而已，依然是串行；专用计算机的体积和重量都使得其不适合设计机载控制系统，数量众多的控制模块也严重限制了无人机向着高集成、小型化方向发展。

发明内容

本发明的目的在于克服现有技术的不足，提出一种支持多任务并行的多核SoC(片上系统)架构设计方法，实现多任务在多核上的并行执行，以提升多任务的执行效率。

本发明解决其技术问题是采取以下技术方案实现的：一种支持多任务并行的多核SoC架构设计方法，该方法包括如下步骤：

步骤(1)搭建MicroBlaze双核模块和ARM双核模块，并基于此设计基于多核多线程的多任务并行执行模块，同时基于FPGA设计硬件加速模块；

步骤(2)利用FPGA同时采集外部多路数据：

①在FPGA内部利用VHDL语言设计多个process模块；

②在FPGA内部利用VHDL语言设计SPI、I2C以及串口时序模块，并利用SPI、I2C、串口以及GPIO接口完成多路数据采集；

③在FPGA内部利用VHDL语言完成多路数据的预处理；

步骤(3)FPGA将多路数据传输到不同核上并行执行：

①FPGA通过User-IP与MicroBlaze双核交互；

②FPGA通过User-IP和Linux驱动模块与ARM双核交互；

③MicroBlaze双核之间通过MailBox交互；

④ARM双核之间通过Cache交互；

⑤MicroBlaze双核与ARM双核之间通过OCM交互；

步骤(4)ARM双核移植嵌入式Linux系统以便进行系统级编程；

步骤(5)搭建的多核SoC架构通过HDMI、VGA、UART、USB以及Ethernet接口将多路结果并行传输至上位机中。

其中，所述的SoC芯片型号为Xilinx公司的xc7z020clg484-1。

本发明与现有技术相比的优点在于：

(1)本发明通过构建多核SoC架构，能够使多种任务分别在多个核上并行处理，提升多任务的执行效率；

(2)本发明利用FPGA具备的高度并行特性并结合VHDL语言设计了基于多种接口的外部数据并行采集，提升了数据采集效率；

(3)本发明设计了多核间的片内数据交互方式，相比于片外数据交互方式，能大大提高数据交互的实时性；

(4)本发明能够通过多种接口将处理结果并行输出至上位机中；

(5)本发明设计的多核SoC架构能够代替传统的ARM、DSP以及FPGA模块，能够显著促进无人机向着高集成、小型化方向发展。

附图说明

图1为本发明的系统结构框图；

图2为本发明的多路数据并行采集与传输框图。

具体实施方式

下面结合附图对本发明做进一步详细的描述。