[发明专利]基于FPGA的多通道数据记录与回放方法

权利要求书

1.一种基于FPGA的多通道数据记录与回放方法，其特征在于，包括以下步骤：

步骤1：接收待记录数据，具体为，记录仪接口板上的FPGA接收数据源发送的数据包；所述数据包包括数据传输的目的MAC地址、源MAC地址、实际数据帧长度以及数据源端发送数据；

步骤2：记录同步工作的多通道数据，具体为，从所述FPGA的FIFO队列中读取数据并送入数据记录仪的数据总线上，通过数据选择器进行数据的记录；

设每路通道数据的发送频率为f，则设置数据选择器的时钟为n×f，n为通道数量；

步骤3：记录仪接口板将从FIFO队列中读出的数据添加标记，其中，添加所述标记中的帧长度值，帧长度值用于记录一帧数据的总长度；添加所述标记中的通道号，通道号用于表示不同的物理通道上的数据；记录操作触发数据记录仪内部的记录写时钟，依次将各个通道的数据记录至数据记录仪的硬盘且形成单个任务；

步骤4，数据记录仪回放数据，具体为，将存储在数据记录仪硬盘的单个任务里各通道数据回放至记录仪接口板并写入FIFO队列中；

步骤5：根据回放间隔时间将剥离标记后的回放数据发送回数据源；所述回放间隔时间是指：根据光纤以太网发送时钟，相邻两帧数据的包头信息，得到所述回放间隔时间；所述回放间隔时间与所述数据源发送数据的频率一致；

其中，回放数据的标记剥离，包括：

所述FPGA的光纤以太网MAC核在发送回放的数据时，判断完整一帧数据传输的控制信号，所述控制信号在发送完整一帧数据时一直保持低电平有效；

在所述FPGA的逻辑设计中，建立计数器，当计数器计数到需要剥离的标记的位置时，将控制完整一帧数据传输的控制信号拉为高电平，若干个时钟周期后恢复为低电平有效传输状态。

2.根据权利要求1所述的基于FPGA的多通道数据记录与回放方法，其特征在于，所述步骤1包括如下步骤：

步骤101：记录仪接口板上的FPGA通过光纤以8bit形式接收数据源发送的数据包；

步骤102：FPGA通过MAC传输的帧协议依次接收所述数据包的每个字节数据；

步骤103：FPGA最大化的开辟若干FIFO队列，用以缓存所述数据包并将数据包中数据位宽转换成16bit。

3.根据权利要求1所述的基于FPGA的多通道数据记录与回放方法，其特征在于，所述步骤4包括如下步骤：

步骤401：记录仪接口板向数据记录仪发送请求振荡时钟，数据记录仪返回给记录仪接口板回放读时钟，其中回放读时钟频率与请求时钟频率一致；

步骤402：记录仪接口板将单个任务里各个通道的数据回放至16bit数据宽度的数据总线并写入FIFO队列，并缓存回放数据的FIFO队列将数据位宽转换成8位；

步骤403：等待通过光纤将回放的数据发送回数据源。

4.根据权利要求1所述的基于FPGA的多通道数据记录与回放方法，其特征在于，还包括如下步骤：

检测数据是否丢失；

具体地，所述检测数据是否丢失的步骤，包括如下步骤：

当数据源发送数据时，对数据加入了批次号，所述批次号用于对发送的帧数据进行计数；

数据源接收回放的数据时将批次号暂存于寄存器中，并将接收到的相邻两帧数据的批次号相减，若检测到的值恒为1，则认为回放的数据没有发生丢失；否则认为数据丢失。

5.根据权利要求1所述的基于FPGA的多通道数据记录与回放方法，其特征在于，在步骤2中通过提高所述数据选择器的处理时钟，根据每帧数据的同步头信息，将多通道的数据依次被数据记录仪记录形成单个任务。