[发明专利]一种物理不可克隆芯片电路在审
申请号: | 201510623726.5 | 申请日: | 2015-09-25 |
公开(公告)号: | CN105245220A | 公开(公告)日: | 2016-01-13 |
发明(设计)人: | 赵晓锦;林仕傍;彭亮多 | 申请(专利权)人: | 深圳大学 |
主分类号: | H03K19/094 | 分类号: | H03K19/094 |
代理公司: | 深圳市兴科达知识产权代理有限公司 44260 | 代理人: | 杜启刚 |
地址: | 518000 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 物理 不可 克隆 芯片 电路 | ||
1.一种物理不可克隆芯片电路,其特征在于,包括M行N列工作于亚阈值区域的MOSFET阵列和自动校零比较器,MOSFET阵列与所述的自动校零比较器相连,MOSFET阵列包括以PMOS为负载的M行N列NMOS;物理不可克隆芯片电路的输入信号经译码后选中对应的NMOS导通,选中的NMOS和对应行中的负载PMOS组成单极CMOS放大器,MOSFET阵列的输出端依次输出电压值各不相同的电压;自动校零比较器不断地将MOSFET阵列输出的前一个电压与后一个电压进行比较,在陆续比较的过程中,自动校零比较器的输出端输出物理不可克隆芯片电路的应答信号。
2.根据权利要求1所述的物理不可克隆芯片电路,其特征在于,MOSFET阵列中M条行电路并接,行电路包括行地址线、N根列地址线、第一PMOS、第二PMOS、N个NMOS和第二NMOS;行地址线中串有行开关,列地址线中串有列开关;NMOS分别串联在列地址线中,列地址线的一端接行地址线,另一端接地;第一PMOS和第二PMOS的源极接电源,第二PMOS的漏极接行地址线的一端,行地址线的另一端接MOSFET阵列的输出端;第一PMOS的漏极接第二NMOS的漏极,第二NMOS的源极接地;全部NMOS的栅极和第二NMOS的栅极相连,并连接第一PMOS的漏极;第一PMOS的栅极和第二PMOS的栅极接同一控制电压,为第一PMOS和第二PMOS提供静态工作点。
3.根据权利要求1所述的物理不可克隆芯片电路,其特征在于,自动校零比较器包括第一限流反相器、第二限流反相器、电容和电子开关,电容的第一端接MOSFET阵列的输出端,第二端接第一限流反相器;第一限流反相器的输出端接第二限流反相器的输入端,第二限流反相器的输出端为物理不可克隆芯片电路的输出端,电子开关跨接在第一限流反相器的输入端与输出端之间。
4.根据权利要求3所述的物理不可克隆芯片电路,其特征在于,MOSFET阵列第i次的输出的信号为Vi时,电子开关闭合,第一限流反相器输入端的电压为Vx;MOSFET阵列第i+1次的输出的信号为Vi+1时,电子开关断开,第一限流反相器输入端的电压为Vi+1-Vi+Vx;如果Vi+1-Vi+Vx高电平,则经过两个限流反相器后,输出为高电平;如果Vi+1-Vi+Vx为低电平,则经过两个限流反相器后,输出为低电平。
5.根据权利要求3所述的物理不可克隆芯片电路,其特征在于,限流反相器包括第三NMOS、第四NMOS和第五NMOS,第三PMOS、第四PMOS和第五PMOS,第三PMOS和第五PMOS的源极接电源,第三NMOS和第五NMOS的源极接地;第三PMOS的漏极接第四PMOS的源极,第四NMOS的源极接第三NMOS的漏极;第五PMOS的漏极接第五NMOS的漏极,第五PMOS的栅极接第五PMOS的漏极;第四PMOS的栅极和第四NMOS的栅极连接在一起作为限流反相器的输入端,第四PMOS的漏极接第四NMOS的漏极作为限流反相器的输出端;第五NMOS的栅极作为限流反相器控制电压的输入端。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳大学,未经深圳大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510623726.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于图像传感器列级循环ADC的数字校准方法
- 下一篇:电池切换电路