[发明专利]一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法

说明书

本发明提供一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法，该器件包括：n型碳化硅衬底，所述衬底上的n型碳化硅漂移层，所述漂移层内包含具有间隔的p+型碳化硅区，所述p+型碳化硅区之间含有n+碳化硅源区；位于所述p+型碳化硅区之间且在所述n+碳化硅源区下的n型碳化硅漂移层内的n型隐埋沟道；位于所述n+碳化硅源区下且在所述n型隐埋沟道内与所述p+型碳化硅区相对的p型碳化硅区；沟槽栅介质；栅接触；基区接触；源接触；漏接触。本发明在沟槽栅MOSFET结构的基础上，通过反掺杂部分p阱区，以实现用于提供源和漏导电通道的隐埋沟道，避免表面电子有效迁移率低和阈值电压偏高的问题，实现常关型器件。

技术领域

本发明涉及一种半导体器件及其制造方法，具体涉及一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法。

背景技术

SiC材料具有高临界场强、高热导率的特性，SiC MOSFET器件在理论上可以实现比现有的硅IGBT更理想的一种高压大功率半导体开关。但是，大电流、高电压和低导通电阻的增强型垂直SiC功率MOSFET器件目前仍然难以实现，部分原因在于SiC MOSFET的沟道载流子有效迁移率低，器件阈值电压偏高。

沟槽栅碳化硅MOSFET结构如附图1所示。通常在p型外延层上注入氮或磷，刻蚀实现n+源区和具有一定间距的p阱，通过铝或硼注入实现基区p+区。然后去除所有的注入掩膜，在1500℃以上的高温下激活注入的掺杂杂质。栅介质层是通在某种气氛下对已经形成p阱、n+源和p+基区以后的碳化硅进行热氧化实现的，或通过低压化学气相淀积等淀积实现的，或热氧化后再淀积实现的。栅介质层可以是单一的，也可以是复合叠层。这种结构存在的问题是器件的阈值电压和导通电阻过高，以致难以达到实际可用。部分原因在于，为了防止p阱基区在反向阻断高电压时完全耗尽而发生基区穿通，p阱基区载流子浓度不能过低，实际上碳化硅的宽禁带特性使得p阱基区的浓度即使与n型漂移区浓度相当，仍然难以在施加正电压时形成有效的反型沟道，以提供源和漏之间的电流通道，导致器件阈值电压过大。此外，受栅介质与碳化硅之间界面态密度高及刻蚀沟槽造成的沟道表面粗糙增大等因素的影响，沟道表面反型层的有效电子迁移率低，器件导通电阻过大。

所谓的“ACCUFET”结构由于沟道表面为积累层而不是反型层，源和漏之间的电流通道在沟道的次表面形成，可以避免p阱基区的沟道难以形成有效的反型层以及部分改善表面有效迁移率低的问题。如图2所示，这种结构是利用pn结的内建电势使得表面n型层在栅极零偏压下完全耗尽实现常闭器件。然而，形成这种具有表面n型层的p阱，仍需通过高能量、大剂量的离子注入及在1600℃以上的高温退火激活注入的p型掺杂杂质来实现，以保证器件阻断时p阱不会发生穿通和足够小的基区横向电阻，防止形成闩锁。这一离子注入的过程会对沟道表面积累层电子有效迁移率产生负面影响。此外，器件的阻断特性对表面n型层的电荷量极为敏感，容易成为常开器件。因此需要提供另一种能够避免沟道表面积累层电子迁移率低，易于实现常关器件的方法。

发明内容

本发明的目的在于提供一种隐埋沟道碳化硅(SiC)沟槽栅金属-氧化物-半导体场效应晶体管(MOSFET)器件及其制备方法，即在沟槽栅MOSFET结构的基础上，通过反掺杂部分p阱区，以实现用于提供源和漏导电通道的隐埋沟道，避免表面电子有效迁移率低和阈值电压偏高的问题，实现常关型器件。

为实现上述目的，本发明采用以下技术方案：

1.一种隐埋沟道碳化硅沟槽栅MOSFETs器件，所述器件包括：

1)沟槽栅碳化硅MOSFET：n型碳化硅衬底，所述衬底上的n型碳化硅漂移层，所述漂移层内包含具有间隔的p+型碳化硅区，所述p+型碳化硅区之间含有n+碳化硅源区；

2)n型隐埋沟道：位于所述p+型碳化硅区之间且在所述n+碳化硅源区下的n型碳化硅漂移层内；

3)p型碳化硅区：位于所述n+碳化硅源区下且在所述n型隐埋沟道内与所述p+型碳化硅区相对；