[发明专利]高速逐次逼近型模数转换器的电容阵列型数模转换器电路

权利要求书

1.一种高速逐次逼近型模数转换器的电容阵列型数模转换器电路，其特征在于：包括全差分非二进制权重的开关电容阵列(10)，其输入端分别接输入信号VIP、输入信号VIN、基准高电平VREFT和基准低电平VREFB，其输出端通过采样开关(20)与动态比较器(30)的输入端相连，动态比较器(30)的输出端输出比较结果信号Y_i至开关控制逻辑产生电路(40)的输入端，开关控制逻辑产生电路(40)的输出端输出多个开关控制信号至全差分非二进制权重的开关电容阵列(10)。

2.根据权利要求1所述的高速逐次逼近型模数转换器的电容阵列型数模转换器电路，其特征在于：所述全差分非二进制权重的开关电容阵列(10)由第一开关电容阵列和第二开关电容阵列组成，所述采样开关(20)由第一采样开关S1和第二采样开关S2组成，第一开关电容阵列的输入端分别接输入信号VIP、基准高电平VREFT和基准低电平VREFB，第一开关电容阵列的输出端通过第一采样开关S1与动态比较器(30)的第一输入端相连，第二开关电容阵列的输入端分别接输入信号VIN、基准高电平VREFT和基准低电平VREFB，第二开关电容阵列的输出端通过第二采样开关S2与动态比较器(30)的第二输入端相连，动态比较器(30)的输出端与开关控制逻辑产生电路(40)的输入端相连，开关控制逻辑产生电路(40)的输出端输出多个开关控制信号分别至第一开关电容阵列和第二开关电容阵列。

3.根据权利要求2所述的高速逐次逼近型模数转换器的电容阵列型数模转换器电路，其特征在于：所述第一开关电容阵列由第一开关电容阵列单元(11)和第二开关电容阵列单元(12)组成，第一开关电容阵列单元(11)由第一电容阵列和第一开关阵列组成，第二开关电容阵列单元(12)由第二电容阵列和第二开关阵列组成；所述第二开关电容阵列由第三开关电容阵列单元(13)和第四开关电容阵列单元(14)组成，第三开关电容阵列单元(13)由第三电容阵列和第三开关阵列组成，第四开关电容阵列单元(14)由第四电容阵列和第四开关阵列组成；所述第三电容阵列和第二电容阵列所包含的电容相同，所述第三开关阵列与第二开关阵列所包含的开关相同，所述第四电容阵列和第一电容阵列所包含的电容相同，所述第四开关阵列与第一开关阵列所包含的开关相同。

4.根据权利要求3所述的高速逐次逼近型模数转换器的电容阵列型数模转换器电路，其特征在于：所述第一电容阵列包括电容CA₀、CA_i和CB_i，0＜i＜n；第一开关阵列包括开关KO、KS、KP_i和KN_i，0＜i＜n；电容CA₀的上极板分别与开关K0、KS的一端相连，开关K0的另一端接基准高电平VREFT，开关KS的另一端接输入信号VIP，电容CA₀的下极板与电容CA₁的上极板相连，电容CA₁的下极板与电容CB₁的下极板相连，电容CB_i的上极板分别与开关KS、KP_i和KN_i的一端相连，开关KS的另一端接输入信号VIP，开关KP_i的另一端接基准高电平VREFT，开关KN_i的另一端接基准低电平VREFB；电容CA_i的下极板分别与电容CB_i的下极板、电容CA_i+1的上极板相连；当i>1时，电容CA_i的上极板与电容CB_i-1的下极板相连。