[发明专利]一种双金属栅极的形成方法

说明书

技术领域

本发明属于半导体制造技术领域，涉及一种双金属栅极的形成方法。

背景技术

半个多世纪以来，集成电路(IC)制造技术一直遵循着摩尔定律，实现集成密度每1.5年翻一番，相应地，金属-氧化物-半导体场效应管(MOSFET)的尺寸持续缩小，且栅极氧化层的厚度也不断减薄。然而进入45nm技术节点，传统的SiO₂栅极氧化层的厚度已接近物理极限，出现严重的可靠性问题，业界开始采用SiON代替SiO₂，将传统的栅极结构延续至32nm技术代。但进入28nn技术节点，SiON栅极氧化层已无法满足高性能器件要求，只能应用于一些低端的低功耗器件。为了维持摩尔定律，在28nm及以下的技术代，业界普遍采用高介电常数介质(High-k)材料，它拥有高的介电常数，同时具有类似SiO2的优越性能。新材料的引入总会带来一定风险，High-k材料与传统栅电极材料(多晶硅)并不兼容，采用金属代替多晶硅作为栅电极可进一步提高器件性能。HKMG(high-k绝缘层+金属栅极)技术有效支持CMOS技术向28nm及以下技术代前进。

实现HKMG结构主要有两大技术阵营，即前栅极(Gate-first)工艺和后栅极(Gate-last)工艺。前栅极工艺先沉积高介电常数介质和金属电极，再进行源/漏区离子注入和随后的高温激活工艺，与传统CMOS集成方案一致，但高温工艺会引起金属电极的有效功函数改变，增加控制阈值电压的难度；而后栅极工艺先完成源/漏区高温工艺再沉积金属电极，可以有效控制阈值电压，但其引入了牺牲栅电极技术，工艺集成过于复杂，成本太高。

为了满足高性能器件的技术要求，与传统CMOS工艺一致的前栅极工艺采用了较为复杂的覆盖层(Cappinglayer)技术，同时在钽合金电极基础上采用注入参杂技术来调节有效功函数，这些技术的引入不仅增加了工艺集成难度和工艺成本，而且仍无法满足器件进一步缩小后对阈值电压的要求。前栅极工艺可作为32nm至28nm技术代的过渡技术，但不具备进一步技术延伸的能力。

后栅极工艺类似大马士革技术，先完成了所有前道器件工艺；再沉积金属前介质；然后采用化学机械抛光工艺使多晶硅栅极暴露出来，采用刻蚀工艺将多晶硅去除；接着进行高介电常数介质和金属电极的沉积工艺；最后采用化学机械抛光工艺将表面金属磨掉，实现金属栅极之间的隔离。该技术方案避开了高温激活工艺，栅电极的功函数由金属材料及其沉积工艺决定，可以分别对PMOS和NMOS采用不同的金属电极，获得最佳的阈值电压控制。采用后栅极工艺制造的芯片，功耗更低、漏电更少，高频运行状态也更稳定，因此，业界已经公认后栅极技术方案具备可持续应用潜力，满足28nm及以下技术代、甚至新器件结构FinFET的技术要求。

双金属电极的形成工艺是后栅极工艺中的难点之一，专利号为US201414325787的美国专利提出了两种类的工艺集成方案：

第一类工艺集成方案采用金属反刻蚀技术，在已经暴露出多晶硅栅极的前道硅片上，采用刻蚀工艺将多晶硅去除；沉积一层高介电常数介质；再沉积第一种金属电极，采用光刻、刻蚀工艺将除第一栅极区外的其他区域的金属去除；然后沉积第二种金属电极；并采用填充金属填满栅极沟槽；最后采用化学机械抛光将表面的金属全部去除，形成分离的第一栅极区和第二栅极区。该技术方案的金属反刻蚀技术较难控制，刻蚀量不够会形成金属残留，影响第二栅极区的有效功函数，刻蚀量过多容易对High-k介质造成损伤，引起可靠性问题。此外，第一栅极区的金属膜层更加复杂，金属填充工艺窗口相对更小，工艺可控性更差。

第二类工艺集成方案采用光刻胶保护技术，在已经暴露出多晶硅栅极的前道硅片上，采用光刻胶将第二栅极区保护，采用刻蚀工艺将第一栅极区的多晶硅去除；沉积一层高介电常数介质和第一种金属电极，并采用填充金属填满栅极沟槽，再采用化学机械抛光将表面的金属全部去除，以形成第一栅极区；然后采用刻蚀工艺将第二栅极区的多晶硅去除，沉积一层高介电常数介质和第二种金属电极，并采用填充金属填满栅极沟槽，再采用化学机械抛光将表面的金属全部去除，以形成第二栅极区。该技术方案的工艺集成难度降低，但工艺步骤增多，成本较高，不利于产业化大生产。

综上所述，本领域技术人员亟需提供一种双金属栅极的形成方法，对上述第二类工艺集成方案进行优化，减少工艺步骤，降低成本以及工艺集成难度，有利于量产应用。

发明内容

本发明所要解决的技术问题是提供一种双金属栅极的形成方法，减少工艺步骤，降低成本以及工艺集成难度，有利于量产应用。