[发明专利]半导体封装及其制造方法

说明书

本发明公开一种设有电连接半导体封装的上部和下部的导电性路径的半导体封装及其制造方法。本发明的实施例的半导体封装包括：半导体芯片；基板，包括容纳半导体芯片的容纳部；包封材料，将半导体芯片和基板一体地塑封；贯穿布线，将基板沿上下方向贯穿；布线部，电连接半导体芯片和贯穿布线的一侧；外部连接部，与贯穿布线的另一侧电连接，可与外部电连接，其中，布线部的布线层与贯穿布线连接。

技术领域

本发明涉及一种半导体封装及其制造方法，更为具体地，涉及一种具备电连接半导体的上部和下部的导电路径的半导体封装及其制造方法。

背景技术

随着半导体制造工艺的持续发展，半导体芯片的大小也不断缩小。近来，半导体芯片的尺寸变得非常小，以至于形成半导体封装时，为了电连接反而需要增加封装的大小。在这种发展过程中，所提出的半导体封装技术中的一个是扇出型封装(Pan-out Package)。

并且，伴随着在扇出型封装的外侧区域形成上下垂直传输信号的图案结构，并上下层叠相同类型的封装或不同类型的封装，从而在同一封装面积中扩展存储容量或提高半导体的运行性能的技术，正在研发各种类型的半导体封装技术。

扇出型封装结构是指在半导体芯片的外周面配置将半导体芯片封装在电路板内部的嵌入式结构或半导体芯片的最终的输入和输出端的焊锡球，通常，为了设置电连接半导体封装的上部和下部的导电路径，在基板上形成导通孔(via-hole)，并形成电连接导通孔和半导体芯片的金属再布线层。

现有的形成有导通孔的扇出型封装，为了连接半导体芯片的焊盘和导通孔，在形成有导通孔的基板上表面形成金属焊盘，同时为了连接外部基板和焊锡球，在基板的下表面形成金属焊盘。并且，在基板的上表面，在金属焊盘上表面形成第一绝缘层，并通过金属再布线层电连接半导体芯片的焊盘和导通孔，然后涂布第二绝缘层。

但是这种结构的基板上表面的金属焊盘具有一定厚度以上的段差，因此，为了均匀地形成第一绝缘层，需要涂布绝缘层，使其厚度厚于金属焊盘。由于需要形成较厚的绝缘层，在选择绝缘材料方面受限，而且在细间距的图案化方面也面临着受到限制的问题。

现有技术文献

专利文献

授权专利公报10-1362714(2014年2月13日公告)

发明内容

(一)要解决的技术问题

本发明的实施例涉及一种可制造成薄型的半导体封装及其制造方法。

并且，涉及一种在贯穿基板的贯穿布线与布线层之间不插入另外的金属焊盘等，也能够层叠布线层的半导体封装及其制造方法。

(二)技术方案

根据本发明的一个方面，能够提供一种半导体封装，其包括：半导体芯片；基板，包括容纳所述半导体芯片的容纳部和在所述容纳部的外侧沿上下方向贯穿的导通孔；包封材料，将所述半导体芯片和所述基板一体地塑封；贯穿布线，在所述导通孔的内周面沿上下方向延伸；贯穿部件，容纳在所述贯穿布线内部；布线部，包括电连接所述半导体芯片和所述贯穿布线的一侧的布线层；以及外部连接部，与所述贯穿布线的另一侧电连接，可与外部电连接。

与所述布线层连接的所述贯穿布线的端部可与所述基板的一面设置在同一的平面上。

与所述布线层连接的所述贯穿布线的端部可设置成在+20μm至-20μm的范围内从所述基板的一面突出或凹陷形成，或者与所述基板的一面设置在同一平面上。