[发明专利]WPAN中基于二级流水线的高速QC-LDPC编码器

权利要求书

1.一种WPAN中基于二级流水线的高速QC-LDPC编码器，1/2码率QC-LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵构成的阵列，其中，c＝16，t＝32，b＝21，e＝t-c＝16，校验矩阵H通过行列交换变换成近似下三角形状，可划分为6个子矩阵，H=ABTCDE,]]>A是由14×16个b×b阶循环矩阵构成，B是由14×2个b×b阶循环矩阵构成，T是由14×14个b×b阶循环矩阵构成，C是由2×16个b×b阶循环矩阵构成，D是由2×2个b×b阶循环矩阵构成，E是由2×14个b×b阶循环矩阵构成，Φ＝(ET^-1B+D)^-1是42×42阶单位矩阵，其中，上标^Τ和^-1分别表示转置和逆，Q=AT0CEI]]>是由16×32个b×b阶循环矩阵Q_j,k构成，其中，I是单位矩阵，0是全零矩阵，1≤j≤16，1≤k≤32，非零循环矩阵Q_j,k相对于b×b阶单位矩阵的循环右移位数是s_j,k，其中，0≤s_j,k<b，Y＝[ABT]是由14×32个b×b阶循环矩阵Y_j,k构成，其中，1≤j≤14，1≤k≤32，非零循环矩阵Y_j,k相对于b×b阶单位矩阵的循环右移位数是s_j,k，其中，0≤s_j,k<b，A和C对应信息向量a，矩阵B和D对应一部分校验向量p_x，矩阵T和E则对应余下的校验向量p_y，校验向量p＝(p_x,p_y)，以b比特为一段，信息向量a被等分为16段，即a＝(a₁,a₂,…,a₁₆)，校验向量p被等分为16段，即p＝(p₁,p₂,…,p₁₆)，p_x＝(p₁,p₂)，p_y＝(p₃,p₄,…,p₁₆)，向量q被等分为14段，即q＝(q₁,q₂,…,q₁₄)，向量x被等分为2段，即x＝(q₁₅,q₁₆)，[qx]＝(q₁,q₂,…,q₁₆)，其特征在于，所述编码器包括以下部件：

I型后向迭代电路，由32个b比特寄存器R_1,1,R_1,2,…,R_1,32和16个多输入模2加法器A_1,1,A_1,2,…,A_1,16组成，用于计算向量q和x，从而求出部分校验向量p_x＝x；

II型后向迭代电路，由32个b比特寄存器R_2,1,R_2,2,…,R_2,32和14个多输入模2加法器A_2,1,A_2,2,…,A_2,14组成，用于计算部分校验向量p_y，从而得到校验向量p＝(p_x,p_y)。