[发明专利]深空通信中基于四级流水线的高速QC-LDPC编码器

说明书

技术领域

本发明涉及信道编码领域，特别涉及一种CCSDS深空通信系统中基于四级流水线的高速QC-LDPC编码器。

背景技术

低密度奇偶校验(Low-DensityParity-Check,LDPC)码是高效的信道编码技术之一，而准循环LDPC(Quasi-CyclicLDPC，QC-LDPC)码是一种特殊的LDPC码。QC-LDPC码的生成矩阵G和校验矩阵H都是由循环矩阵构成的阵列，具有分段循环的特点，故被称为QC-LDPC码。循环矩阵的首行是末行循环右移1位的结果，其余各行都是其上一行循环右移1位的结果，因此，循环矩阵完全由其首行来表征。通常，循环矩阵的首行被称为它的生成多项式。

深空通信标准采用系统形式的QC-LDPC码，其生成矩阵G的左半部分是一个单位矩阵，右半部分是由e×c个b×b阶循环矩阵G_i,j(0≤i<e,e≤j<t,t＝e+c)构成的阵列，如下所示：

其中，I是b×b阶单位矩阵，0是b×b阶全零矩阵。G的连续b行和b列分别被称为块行和块列。由式(1)可知，G有e块行和t块列。深空通信标准采用了一种码率η＝1/2的QC-LDPC码，对于该码，t＝20，e＝8，c＝12，b＝2048。

深空通信标准中1/2码率QC-LDPC编码器的现有解决方案是基于12个I型移位寄存器加累加器(Type-IShift-Register-Adder-Accumulator,SRAA-I)电路的串行编码器。由12个SRAA-I电路构成的串行编码器，在16384个时钟周期内完成编码。该方案需要49152个寄存器、24576个二输入与门和24576个二输入异或门，还需要196608比特ROM存储循环矩阵的生成多项式。该方案有两个缺点：一是需要大量存储器，导致电路成本高；二是串行输入信息比特，编码速度慢。

发明内容

深空通信系统中1/2码率QC-LDPC编码器的现有实现方案存在成本高、编码速度慢的缺点，针对这些技术问题，本发明提供了一种基于四级流水线的高速QC-LDPC编码器。

如图2所示，深空通信系统中基于四级流水线的高速QC-LDPC编码器主要由4部分组成：稀疏矩阵与向量的乘法器、I型后向迭代电路、高密度矩阵与向量的乘法器和II型后向迭代电路。编码过程分4步完成：第1步，使用稀疏矩阵与向量的乘法器计算向量f和w；第2步，使用I型后向迭代电路计算向量q和x；第3步，使用高密度矩阵与向量的乘法器计算部分校验向量p_x；第4步，使用II型后向迭代电路计算向量y，y与向量q异或得到部分校验向量p_y，从而得到校验向量p＝(p_x,p_y)。

本发明提供的深空通信系统中1/2码率高速QC-LDPC编码器结构简单，能在显著提高编码速度的条件下，减少存储器，从而降低成本，提高吞吐量。

关于本发明的优势与方法可通过下面的发明详述及附图得到进一步的了解。

附图说明

图1是行列交换后近似下三角校验矩阵的结构示意图；

图2是基于四级流水线的QC-LDPC编码过程；

图3是循环左移累加器RLA电路的功能框图；

图4是由4个RLA电路构成的一种高密度矩阵与向量的乘法器；

图5是稀疏矩阵与向量的乘法器；

图6给出了稀疏矩阵与向量的乘法器中各个多输入异或门与寄存器的连接关系；

图7是I型后向迭代电路；

图8给出了矩阵Q中非零循环矩阵所在的块位置及其循环右移位数；

图9是II型后向迭代电路；

图10给出了矩阵Y中非零循环矩阵所在的块位置及其循环右移位数；

图11总结了编码器各编码步骤以及整个编码过程所需的硬件资源和处理时间。

具体实施方式

下面结合附图对本发明的较佳实施例作详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围作出更为清楚明确的界定。

循环矩阵的行重和列重相同，记作w。如果w＝0，那么该循环矩阵是全零矩阵。如果w＝1，那么该循环矩阵是可置换的，称为置换矩阵，它可通过对单位矩阵I循环右移若干位得到。QC-LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵H_j,k(1≤j≤c,1≤k≤t,t＝e+c)构成的如下阵列：