[发明专利]一种并行计算异步电路在审
申请号: | 201510648432.8 | 申请日: | 2015-10-09 |
公开(公告)号: | CN105205274A | 公开(公告)日: | 2015-12-30 |
发明(设计)人: | 李佳;叶娅慧;李刚;许文丽;孙天昊;古平 | 申请(专利权)人: | 重庆大学 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 重庆市前沿专利事务所(普通合伙) 50211 | 代理人: | 顾晓玲 |
地址: | 400045 *** | 国省代码: | 重庆;85 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 并行 计算 异步 电路 | ||
技术领域
本发明涉及异步电路设计方法以及细胞自动机领域,具体涉及一种利用生命游戏实现的并行计算异步电路。
背景技术
异步电路在电路设计中不需要中央时钟信号,系统各模块之间的数据交换通过相互之间的握手过程完成。异步电路因其具有低功耗、运行速度快、电磁兼容性好、可靠性强、可避免时钟偏斜问题等优点受到了更加广泛的关注,但是异步电路缺乏相应的EDA工具,在设计方面存在很大的缺陷,研究发展进度缓慢。虽然并行处理技术早已是科研热门,具有超并行计算能力的大规模异步电路的设计还研究甚少。
细胞自动机(CA,CellularAutomata)是被广泛使用的建模与仿真工具。但是,越复杂的细胞自动机,在典型的环境中运行所需的时间就越长,专用的CA机器通过让所有细胞并行计算解决了这个问题。文章《AHighPerformanceASICforCellularAutomata(CA)Applications》提出了一个简单但有用的同步电路硬件,它执行所需的计算时间复杂度为常数级O(1)。他们用基于CMOS的同步逻辑门电路实现的生命游戏细胞自动机,文章中设计了一个加法器实现计数功能。电路中有一个中央时钟信号来控制整个电路的时钟同步,而因此具有同步电路不可避免的缺点,例如,功耗高;时钟需要调节到与电路最慢的部分一致,因此速度慢;具有始终引起的偏移问题;噪声高等。
发明内容
为了克服上述现有技术中存在的缺陷,本发明的目的是提供一种利用生命游戏实现的并行计算异步电路。
为了实现上述目的,本发明提供了一种并行计算异步电路,其包括遵守相同生命游戏细胞自动机规则的多个异步电路模块,每个异步电路模块可分别通过同步器与相邻的8个异步电路模块连接,每个异步电路模块具有8对输入线路和8对输出线路,用于相邻异步电路模块间的状态交互,每个异步电路模块根据与其相连的其他异步电路模块的状态集合更新自身状态,所述同步器只有接收到与其相连的两个异步电路模块的状态信息后才导通输出信息,保证所有异步电路模块同步更新自身状态。
本发明的并行计算异步电路的多个异步电路模块利用改进的生命游戏规则更新自身状态,每一个代表着生命游戏细胞的异步电路模块都独立的完成信号的处理及状态的更新,并且利用同步器保证所有异步电路模块同步更新自身状态,具有快速的并行计算能力。
本发明的异步电路与同步电路相比具有以下优势:
①功耗低:异步电路只有活跃的部分才消耗能量;
②速度快:没有中央时钟信号,因而时钟不需要调节到与电路最慢的部分一致;
③克服了时钟偏移问题:异步电路本身没有时钟,因此不存在同步电路中由时钟引起的一些问题。
④低噪声:异步电路的局部活动在时间上互不相关,噪声谱分布均匀,不再有基于时钟主频的噪声峰值。
⑤模块化特性突出:异步电路采用握手协议来实现时序的控制,因此在模块化方面有着很好的特性。因为异步电路可以分为很多模块,这些模块能够独立的设计并且可以在不考虑模块间时钟关系的情况下进行连接。
⑥良好的环境适应能力:对与正确操作电路有关的物理条件和物理实现的硬件的依赖性更小。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是本发明并行计算异步电路的设计流程图;
图2是本发明的生命游戏细胞模拟图;
图3是本发明的同步器模型图;
图4是生命游戏规则模拟图:其中,(a)为细胞状态变化图;(b)为异步电路细胞信号传递图;(c)为细胞状态变化及信号输出图
图5是(a)为一种异步电路模型;(b)为图(a)下一时刻状态;
图6是本发明一种优选实施方式中异步电路模块结构图;
图7是计数器模型图;
图8是异步电路模块中信号游走跟踪图;
图9是计数器模型中信号游走跟踪图;
图10是信号表示方式图:其中,(a)图为信号,由一个黑点表示,在线路上传递;(b)图为等待信号,黑方框表示模块;
图11是延迟不敏感电路模块图:其中,(a)为MERGE模块;(b)为两个FORK模块;(c)为TRIA模块;
图12是延迟不敏感电路实现的计数值为1计数器;
图13是利用图12中所示1计数器的信号游走跟踪流程图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于重庆大学,未经重庆大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510648432.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:三维地下水流量的计算方法
- 下一篇:一种基于二次响应面反演的随机模型修正方法