[发明专利]芯片堆叠模式下PTP的实现方法及实现装置

权利要求书

1.一种芯片堆叠模式下PTP的实现方法，其特征在于，PTP报文按照从入端口芯片到出端口芯片的方向依次进入每个芯片，所述方法包括：

每个芯片各自计算本芯片内的报文处理时延，并将计算出的所述处理时延写入PTP报文的CF字段；

将PTP报文CF字段中的处理时延累加，得到多个堆叠芯片总的处理时延，完成PTP报文的处理。

2.根据权利要求1所述的芯片堆叠模式下PTP的实现方法，其特征在于，每个芯片各自计算本芯片内的报文处理时延包括：

在芯片的入端口处，记录报文入口时戳Tsi，并获得入端口的非对称时延Tiasy来校正已记录的入口时戳Tsi；

将校正后的入口时戳Tsi传递到芯片的出端口；

在芯片的出端口处，记录报文出口时戳Tse，并获得出端口的非对称时延Teasy来校正已记录的出口时戳Tse；

按照公式计算得到单个芯片的报文处理时延Tst，其中，所述公式为：Tst＝(Tse+Teasy)-(Tsi+Tiasy)。

3.根据权利要求1所述的芯片堆叠模式下PTP的实现方法，其特征在于，所述PTP报文中的CF字段随PTP报文从入端口芯片到出端口芯片的方向依次进入每个芯片。

4.根据权利要求2或3所述的芯片堆叠模式下PTP的实现方法，其特征在于，所述入端口的非对称时延Tiasy和出端口的非对称时延Teasy为正值或负值。

5.一种芯片堆叠模式下PTP的实现装置，其特征在于，包括多个堆叠的芯片，PTP报文按照从入端口芯片到出端口芯片的方向依次进入每个芯片，每个芯片包括处理时延计算单元和处理时延写入单元，所述处理时延计算单元用于计算本芯片内的报文处理时延；所述处理时延写入单元用于将计算出的所述处理时延写入PTP报文的CF字段；

所述装置还包括处理时延累加单元，所述处理时延累加单元用于将PTP报文CF字段中的处理时延累加，得到多个堆叠芯片总的处理时延。

6.根据权利要求5所述的芯片堆叠模式下PTP的实现装置，其特征在于，所述处理时延计算单元包括：入端口时戳抓取模块、入端口非对称延时计算模块、时戳传递模块、出端口时戳抓取模块、出端口非对称延时计算模块和出端口CF计算模块，其中，

所述入端口时戳抓取模块用于在芯片的入端口处，记录报文入口时戳Tsi；

所述入端口非对称延时计算模块用于获得入端口的非对称时延Tiasy来校正已记录的入口时戳Tsi；

所述时戳传递模块用于将校正后的入口时戳Tsi传递到芯片的出端口；

所述出端口时戳抓取模块用于在芯片的出端口处，记录报文出口时戳Tse；

所述出端口非对称延时计算模块用于获得出端口的非对称时延Teasy来校正已记录的出口时戳Tse；

所述出端口CF计算模块用于按照公式计算得到单个芯片的报文处理时延Tst，所述公式为：Tst＝(Tse+Teasy)-(Tsi+Tiasy)。

7.根据权利要求5所述的芯片堆叠模式下PTP的实现装置，其特征在于，所述PTP报文中的CF字段随PTP报文从入端口芯片到出端口芯片的方向依次进入每个芯片。

8.根据权利要求6或7所述的芯片堆叠模式下PTP的实现方法，其特征在于，所述入端口的非对称时延Tiasy和出端口的非对称时延Teasy为正值或负值。