[发明专利]一种上电清零和欠压锁定启动电路

权利要求书

1.一种上电清零和欠压锁定启动电路，其用于在电子系统的控制/转换器内控制该控制/转换器的主体组件的关断/清零状态，其特征在于，所述电路包括：

分压检测模块，其包括多个依次串联在所述控制/转换器的电源与地之间的相同的分压组件；

自带基准比较器，其负输入端与所述分压检测模块连接，以接收该分压检测模块分压采样的所述控制/转换器的电源的电压，其正输入端接地，其输出端通过一施密特触发器向所述控制/转换器的主体组件输出一用于控制所述控制/转换器的主体组件的关断/清零状态的低压输出逻辑信号；

所述施密特触发器的输出端还通过一连接在所述控制/转换器的电源与地之间的低高压转换模块向所述控制/转换器的主体组件输出一用于控制所述控制/转换器的主体组件的关断/清零状态的高压输出逻辑信号；

低压电源模块，其连接在所述控制/转换器的电源与地之间，并向所述自带基准比较器以及所述施密特触发器输出一低电源电压；

低压偏置电流源，其连接在所述低压电源模块与地之间，并向所述自带基准比较器输出一低压偏置电流；

高压偏置电流源，其连接在所述控制/转换器的电源与地之间，且与所述低压电源模块以及低压偏置电流源连接，并输出一高压偏置电流；以及

与所述分压检测模块连接以用于切换分压比例的开关管，其栅极接收所述高压输出逻辑信号。

2.根据权利要求1所述的上电清零和欠压锁定启动电路，其特征在于，所述多个分压组件为至少三个依次串联的分压PMOS管，其中，每个所述分压PMOS管的源极与其衬底相连，其漏极与栅极相连至下一个与之连接的所述分压PMOS管的源极及其衬底，且其中第一个所述分压PMOS管的源极及其衬底连接至所述控制/转换器的电源，最后一个所述分压PMOS管的漏极及其栅极接地并连接至所述自带基准比较器的负输入端；各个所述分压PMOS管的宽度相同、长度相同，且每个所述分压PMOS管的宽度与长度的比值小于等于1。

3.根据权利要求2所述的上电清零和欠压锁定启动电路，其特征在于，所述分压PMOS管的数量为12个。

4.根据权利要求1所述的上电清零和欠压锁定启动电路，其特征在于，所述多个分压组件为多个依次串联的分压电阻，且最后一个所述分压电阻的一端连接至所述自带基准比较器的负输入端，另一端接地。

5.根据权利要求2或3所述的上电清零和欠压锁定启动电路，其特征在于，所述开关管的源极与其衬底相连至所述控制/转换器的电源，其漏极连接至任意一个所述分压PMOS管的栅极。

6.根据权利要求4所述的上电清零和欠压锁定启动电路，其特征在于，所述开关管的源极与其衬底相连至所述控制/转换器的电源，其漏极连接至任意两个相连的分压电阻之间。

7.根据权利要求1所述的上电清零和欠压锁定启动电路，其特征在于，所述低压电源模块包括：

依次连接在所述控制/转换器的电源与地之间的第一电阻、第一高压NMOS管和齐纳二极管；以及

依次连接在所述控制/转换器的电源与地之间的第二高压NMOS管和电容器；

其中，所述第一高压NMOS管的漏极与其栅极相连至所述第一电阻的一端并相连至所述高压偏置电流源，其源极与其衬底相连至所述齐纳二极管的负极；所述第二高压NMOS管的漏极连接至所述控制/转换器的电源，其栅极连接至所述第一高压NMOS管的栅极，其源极与其衬底相连至所述电容器的一端并相连至所述低压偏置电流源，且所述第二高压NMOS管的源极还输出所述低电源电压。

8.根据权利要求1所述的上电清零和欠压锁定启动电路，其特征在于，所述低压偏置电流源包括依次串联在所述低压电源模块与地之间的第二电阻和第一低压NMOS管，其中，所述第一低压NMOS管的漏极与其栅极相连至所述第二电阻的一端并输出所述低压偏置电流，其源极与其衬底相连至地。