[发明专利]用于链路层信号同步的装置和方法

说明书

本公开的实施例涉及链路层互连构造中的信号同步。在一个实例中，具有用于信号同步的逻辑的装置可包括时钟同步逻辑，该时钟同步逻辑用于将该装置的具有核时钟频率的核时钟与该装置的具有第一频率的发射时钟或该装置的具有第二频率的接收时钟进行比较并且基于该比较的结果分别生成经同步链路传递发射时钟或经同步链路传递接收时钟。可描述和/或要求保护其他实施例。

领域

本公开的实施例总体上涉及计算互连架构领域，并且更具体地涉及用于链路层互连构造中的信号同步的技术和配置。

背景

计算机系统可包括指定其各部分及其关系并且限定系统组件(例如，节点)之间的互连的计算机架构。该架构可包括以下组件：主机构造接口(HFI)、链路、交换机、网关和管理模型。互连可在包括多个层的互连层级中被结构化，包括例如物理层(PHY)、链路层(有时被称为2层)和其他层。HFI可包括用于实现该架构的物理层和链路层的逻辑，从而使得节点可附接到构造并且向其他服务器或计算设备发送并接收分组。链路可包括可将HFI连接到交换机、将交换机连接到其他交换机或者将交换机连接到网关的点到点互连。

链路层逻辑可被配置成用于同步以不同的时钟频率通过链路层(例如，通过链路传递发射逻辑和链路传递接收逻辑)的数据和控制信号。例如，链路层逻辑可使用芯片核(例如，主机处理器)逻辑频率、链路发射域(例如，发射串行器-解串行器(SerDes)并行接口)的发射(Tx)频率和链路接收域(例如，接收SerDes并行接口)的接收(Rx)频率。这些信号频率可不同并且要求同步通过链路层逻辑的信号。例如，芯片核频率不同于(通常高于)Tx或Rx频率。Tx和Rx频率也可不同，导致这两个频率之间的变化的相位关系。此外，信号(例如，控制信号)可能需要跨域边界来回传递(例如，在接收域和发射域之间或者在芯片核域与接收域或发射域之间)。然而，时延可在域边界的每次交叉时添加到信号中。

附图简要描述

将结合附图通过以下详细描述容易地理解实施例。为了方便本描述，相同的参考标号指示相同的结构元素。通过举例而非通过限制在附图的图式中示出实施例。

图1是根据某些实施例的示例计算系统100的高级框图，示出了互连架构的各种组件。

图2是根据某些实施例的链路层逻辑模块的示意图。

图3是示出根据某些实施例的被配置成用于为链路层逻辑模块提供信号同步的时钟同步逻辑的示意图。

图4是示出根据某些实施例的用于链路层逻辑模块的发射侧的信号同步的示意图。

图5是根据某些实施例的用于与计算节点相关联的链路层逻辑模块中的信号同步的过程流程图。

图6示意性地示出根据某些实施例的适合具有图1至图5的各个组件的示例计算设备，诸如包括计算节点和互连构造的计算系统。

详细描述

本公开的实施例包括用于链路层互连构造中的信号同步的技术和配置。在以下描述中，将使用本领域普通技术人员通常使用的术语描述说明性实现方式的各方面，以便向本领域的其他普通技术人员传达其工作实质。然而，将对于本领域普通技术人员而言明显的是本公开的实施例可用所描述的方面中的仅某些方面实践。为了解释的目的，列出了特定的编号、材料和配置，以便提供说明性实现方式的透彻理解。然而，将对于本领域普通技术人员而言明显的是本公开的实施例可在没有这些特定细节的情况下实践。在其他情况下，省略或简化了公知的特征，以便不混淆说明性实现方式。

在以下详细描述中，参考形成其一部分并且在其中通过本公开的主题可在其中实践的说明性实施例的附图，其中，相同的标号指示相同的部件。应当理解可使用其他实施例以及可在不背离本公开的范围的情况下做出结构或逻辑改变。因此，不应以限制性的意义解释以下详细描述，并且实施例的范围由所附权利要求书及其等效方案定义。